[发明专利]非易失性半导体存储装置无效
申请号: | 201210519501.1 | 申请日: | 2012-12-06 |
公开(公告)号: | CN103165183A | 公开(公告)日: | 2013-06-19 |
发明(设计)人: | 椎野泰洋;入枝重文;近藤重雄 | 申请(专利权)人: | 株式会社东芝 |
主分类号: | G11C16/06 | 分类号: | G11C16/06;G11C16/02 |
代理公司: | 北京市中咨律师事务所 11247 | 代理人: | 周春燕;陈海红 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: |
实施方式所涉及的非易失性半导体存储装置具备:单元阵列,其具有:相互交叉的位线及源线;使多个存储单元串联连接而成的单元串,所述存储单元包括配置于位线及源线间且具有控制栅及电荷蓄积层的晶体管;连接于单元串的各存储单元的控制栅的字线;以及数据写入部,其在数据写入时,反复执行写入循环,写入循环包括对选择的字线施加编程电压并且对其他的非选择的字线施加通过电压的编程工作;在将第n次写入循环中使用的通过电压与第n+1次写入循环中使用的通过电压的差表示为ΔVn的情况下,在L | ||
搜索关键词: | 非易失性 半导体 存储 装置 | ||
【主权项】:
一种非易失性半导体存储装置,其特征在于,具备:单元阵列,其具有:相互交叉的位线及源线;使多个存储单元串联连接而成的单元串,所述存储单元包括配置于前述位线及源线间且具有控制栅及电荷蓄积层的晶体管;以及连接于前述单元串的各存储单元的控制栅的字线;以及数据写入部,其在数据写入时,反复执行写入循环,所述写入循环包括对选择的前述字线施加编程电压并且对其他的非选择的前述字线的任一条施加通过电压的编程工作;其中,在将第n次写入循环中使用的前述通过电压与第n+1次写入循环中使用的前述通过电压的差表示为ΔVn的情况下,在L
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社东芝,未经株式会社东芝许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201210519501.1/,转载请声明来源钻瓜专利网。
- 上一篇:形成用于半导体器件的图案的方法
- 下一篇:光盘装置和光盘装置的记录方法