[发明专利]栅控二极管半导体存储器器件的制备方法

摘要

本发明属于半导体存储器器件制造技术领域，具体公开了一种栅控二极管半导体存储器器件的制备方法。本发明中，当浮栅电压较高时，浮栅下面的沟道是n型，器件就是简单的栅控pn结结构；通过背栅控制ZnO薄膜的有效n型浓度，通过浮栅实现将n型ZnO反型为p型，又用NiO作为p型半导体，形成n-p-n-p的掺杂结构。浮栅内的电荷多少又决定了这个器件的阈值电压，从而实现了存储器的功能。本发明工艺过程简单、制造成本低，所制造的存储器器件具有大驱动电流、小亚阈值摆幅的优点，特别适用于基于柔性衬底的存储器器件以及平板显示、浮栅存储器等器件的制造中。

主权项

一种栅控二极管半导体存储器器件的制备方法，其特征在于具体步骤包括：提供一个重掺杂的n型硅衬底；在所述n型硅衬底之上形成第一种绝缘薄膜；在所述第一种绝缘薄膜之上形成一层ZnO层；刻蚀所述ZnO层形成有源区；在所述ZnO介质层之上形成第二种绝缘薄膜；刻蚀所述第二种绝缘薄膜形成窗口，该窗口位于ZnO有源区的一端；在所述第二种绝缘薄膜上旋涂一层具有第一种掺杂类型的旋涂介质，该旋涂介质与所述第二种绝缘薄膜的窗口处与ZnO接触；利用高温扩散工艺在所述ZnO介质层内的所述第二种绝缘薄膜的窗口处形成具有第一种掺杂类型的掺杂区，即源区，其它部位的ZnO因有第二种绝缘薄膜阻挡而未被掺杂；剥除剩余的具有第一种掺杂类型的旋涂介质；通过光刻定义出图形，刻蚀所述第二种绝缘薄膜定义出漏区、沟道区的位置，其中漏区在ZnO有源区上与源区相反的一侧，沟道区在源区和漏区之间； 淀积形成第三种绝缘薄膜；淀积第一层导电材料作为浮栅导电材料，通过光刻及刻蚀，定义出浮栅导电材料的浮栅区图形，所述浮栅区图形为方块状，介于ZnO有源区之上的源区和ZnO另一端边缘的漏区之间，所述浮栅区与源区不直接相邻，其间距为10纳米至100微米，所述浮栅区与ZnO的边缘距离为10纳米至100微米；覆盖所述浮栅及有源区的暴露部位形成第四种绝缘薄膜；刻蚀掉源区和漏区之上的所述第四种绝缘薄膜定义出漏极接触孔、源极接触孔的位置；淀积形成第二种导电薄膜并刻蚀所述第二种导电薄膜形成分别独立的漏极电极、栅极电极、源极电极，其中源极电极通过源极接触孔接触到浮栅区的一侧的源区上，漏区电极通过漏区接触孔接触到浮栅区的另一侧的ZnO漏区上，栅极电极覆盖在所述浮栅区之上的未被刻蚀的第四种绝缘薄膜之上。