[发明专利]高密度、低抖动、同步USB扩展无效
| 申请号： | 201080021926.9 | 申请日： | 2010-05-20 |
| 公开（公告）号： | CN102439531A | 公开（公告）日： | 2012-05-02 |
| 发明（设计）人： | 彼得·格雷厄姆·福斯特 | 申请（专利权）人： | 克罗诺洛吉克有限公司 |
| 主分类号： | G06F1/10 | 分类号： | G06F1/10;G06F1/04;H04L7/04 |
| 代理公司： | 北京德琦知识产权代理有限公司 11018 | 代理人： | 严芬;宋志强 |
| 地址： | 澳大利亚南*** | 国省代码： | 澳大利亚;AU |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种提供USB网络的高密度扩展的方法，该方法包括：将多个USB集线器附接至PXI仪器机箱中相邻槽；将USB集线器中的一个配置为主USB集线器；将主USB集线器的上游端口连接至USB网络；配置主USB集线器的第一下游端口，以通过第一PXI本地总线与所述USB集线器的除主USB集线器之外的第一相邻USB集线器通信，第一相邻USB集线器与主USB集线器邻接；配置主USB集线器的多个其它下游端口以提供主USB集线器的扩展；将第一相邻USB集线器的上游端口连接至第一PXI本地总线，其中第一PXI本地总线在主USB集线器的方向上；配置第一相邻USB集线器的第一下游端口以通过第二PXI本地总线与所述USB集线器的除主USB集线器之外的第二相邻USB集线器通信，第二相邻USB集线器与第一相邻USB集线器邻接；配置第一相邻USB集线器的多个其它下游端口，以提供第一相邻USB集线器的扩展；和以相同方式配置其它的USB集线器和第一相邻USB集线器。 | ||
| 搜索关键词： | 高密度 抖动 同步 usb 扩展 | ||
【主权项】：
一种提供USB网络的高密度扩展的方法，该方法包括：将多个USB集线器附接至PXI仪器机箱中相邻的槽；将所述USB集线器中的一个配置为主USB集线器；将所述主USB集线器的上游端口连接至USB网络；配置所述主USB集线器的第一下游端口，以通过第一PXI本地总线与所述多个USB集线器的除所述主USB集线器之外的第一相邻USB集线器通信，所述第一相邻USB集线器与所述主USB集线器邻接；配置所述主USB集线器的多个其它的下游端口以提供所述主USB集线器的扩展；将所述第一相邻USB集线器的上游端口连接至所述第一PXI本地总线，其中所述第一PXI本地总线在所述主USB集线器的方向上；配置所述第一相邻USB集线器的第一下游端口，以通过第二PXI本地总线与所述多个USB集线器的除所述主USB集线器之外的第二相邻USB集线器通信，所述第二相邻USB集线器与所述第一相邻USB集线器邻接；配置所述第一相邻USB集线器的多个其它的下游端口，以提供所述第一相邻USB集线器的扩展；和以相同方式配置任意其它的所述USB集线器和所述第一相邻USB集线器。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于克罗诺洛吉克有限公司，未经克罗诺洛吉克有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201080021926.9/，转载请声明来源钻瓜专利网。
- 同类专利
- 用于多管芯封装的单个时钟源-201910183682.7
- Y·苗;G·帕斯达斯特;P·王;M·库马什卡尔 - 英特尔公司
- 2019-03-12 - 2019-10-25 - G06F1/10
- 一种处理装置包括封装、设置在所述封装上的多个管芯以及生成公共时钟信号的单个公共时钟源，其中，每个管芯包括时钟接收器。所述处理装置还包括耦合至单个公共时钟源的时钟分配电路。所述时钟分配电路将来自单个公共时钟源的公共时钟信号单独地分配到所述多个管芯中的每者。所述时钟分配电路包括第一组端接传输线。所述第一组端接传输线包括第一端接传输线、第二端接传输线以及耦合在所述第一端接传输线和第二端接传输线之间的第一端点电阻器。第一端接传输线和第二端接传输线接收来自单个公共时钟源的公共时钟信号。
- 一种锁定CPU睿频至最高频率的方法-201910319906.2
- 赵士亮 - 深圳市国鑫恒宇科技有限公司
- 2019-04-19 - 2019-08-09 - G06F1/10
- 本发明适用于自动调频技术改进领域，提供了一种锁定CPU睿频至最高频率的方法,包括：S1、启动BIOS运行进行CPU自检及初始化；S2、读取CPU寄存器判断CPU是否支持睿频技术，若支持，则执行下一步，若不支持，则无法锁定操作，结束运行；S3、根据睿频技术获取CPU数据信息设置睿频倍频参数值；S4、操作系统根据自身支持的特性选择电源管理方式是CPU将持续保持在最高频率运行。通过软件策略，实现超频功能，让CPU性能最大化。自动侦测核数，自动匹配最大倍频系数；设置最大倍频系数，调整操作系统性能控制接口，让CPU持续保持最高频率运行；实现超频的前提下，CPU各项指标均在规定范围内，系统稳定运行保障。
- 时钟分配-201910031477.9
- 查尔斯·约瑟夫·德迪克 - 株式会社索思未来
- 2019-01-14 - 2019-07-26 - G06F1/10
- 本发明涉及时钟分配。时钟分配电路包括：多个第一缓冲器和多个第二缓冲器，第一缓冲器和第二缓冲器是反相缓冲器；以及控制电路，被配置成生成第一、第二、第三和第四控制信号，其中：第一缓冲器均包括上拉电路和下拉电路；第二缓冲器均包括上拉电路和下拉电路；第一缓冲器中的一个和第二缓冲器中的一个串联连接作为第一缓冲器对，以形成用于沿传播方向传播时钟信号的第一时钟路径；第一缓冲器中的另一个和第二缓冲器中的另一个串联连接作为第二缓冲器对，以形成用于沿传播方向传播时钟信号的第二时钟路径；并且控制电路被配置成将第一控制信号至第四控制信号中的至少一个控制为可变信号。
- 用于集成电路时钟分配的系统和方法-201610400188.8
- D.赫西登斯;R.霍;A.维斯格伯 - 英飞凌科技股份有限公司
- 2016-06-08 - 2019-07-09 - G06F1/10
- 本发明涉及用于集成电路时钟分配的系统和方法。实施例集成电路（IC）时钟分配器系统包括第一IC。第一IC包括时钟同步器电路和时钟发生器电路。时钟同步器电路包括耦合到第一时钟传递路径的第一输入，第一时钟传递路径包括外部IC中所包含的第一信号路径的部分的复制延迟。时钟同步器电路还包括耦合到第二时钟传递路径的第二输入。时钟发生器电路还包括耦合到参照振荡器和时钟同步器电路中的至少一个的输出的输入。第二时钟传递路径的延迟包括第一信号路径的延迟。
- 半导体芯片和半导体芯片封装-201410848251.5
- 刘得平;卢台佑 - 联发科技股份有限公司
- 2014-12-31 - 2019-05-03 - G06F1/10
- 本发明提供一种半导体芯片，包含第一电路，第二电路，第三电路，第一信号路径和第二信号路径。第一电路提供参考信号；第一信号路径包括第一导电迹线以及从所述第一电路传送所述参考信号至所述第二电路；第二信号路径从所述第一电路传送所述参考信号至所述第三电路，其中，所述第一信号路径和所述第二信号路径的时序偏移是平衡的，并且所述第一信号路径和所述第二信号路径是全局布线。本发明还提供一种半导体芯片封装。本发明降低了设计复杂度并减少了设计时间，半导体芯片的设计更可靠。
- 移动终端时钟控制处理方法、移动终端及存储介质-201811390896.3
- 俞斌;杨维琴 - TCL移动通信科技（宁波）有限公司
- 2018-11-21 - 2019-04-05 - G06F1/10
- 本发明公开了移动终端时钟控制处理方法、移动终端及存储介质，所述方法通过当移动终端起动时，设置主控制器输出有源晶振电路的供电电压Ux为默认值；检测有源晶振电路输出的信号幅度V1，判断V1是否等于要求的电压幅度U2；若V1与要求的电压幅度U2不相等则调节Ux的输出电压直到V1为要求的电压幅度U2。使能够动态的配置移动终端的晶振输出的主时钟信号的幅度，使移动终端的长久使用后，使晶振输出的主时钟信号的幅度仍旧在正常范围内，避免移动终端晶振输出的主时钟信号的幅度出现偏移，从而影响移动终端的正常功能，甚至使移动终端频繁死机无法使用的现象，为用户提供方便。
- 时钟网络的开关控制方法、装置及处理器-201410659156.0
- 王茹;杨梁 - 龙芯中科技术有限公司
- 2014-11-18 - 2019-03-26 - G06F1/10
- 本发明提供一种时钟网络的开关控制方法、装置及处理器，时钟网络包括驱动时钟结构和时钟网格，所述驱动时钟结构用于驱动所述时钟网格，所述驱动时钟结构和所述时钟网格中设置有开关，其中，方法包括：接收开关断开信号，并根据所述开关断开信号，依次断开所述时钟网格中的开关、所述驱动时钟结构中的低优先级开关和所述驱动时钟结构中的高优先级开关；接收开关闭合信号，并根据所述开关闭合信号，依次闭合所述驱动时钟结构中的高优先级开关、所述驱动时钟结构中的低优先级开关和所述时钟网格中的开关。本发明提供的时钟网络的开关控制方法、装置及处理器能够降低时钟网络的误码率。
- 时钟电路和电子设备-201821428417.8
- 孟德成 - 出门问问信息科技有限公司
- 2018-08-31 - 2019-03-26 - G06F1/10
- 本实用新型提供了一种时钟电路和电子设备，涉及电子设备技术领域，能够降低成本，节约能源。本实用新型的主要技术方案为：一种时钟电路，包括：时钟芯片，所述时钟芯片包括输出管脚；第一滤波模块，所述第一滤波模块与所述输出管脚相连；多个输出线路，多个所述输出线路相并联，且通过所述第一滤波模块连接于所述输出管脚。该时钟电路主要用于给电子设备中的多个部件提供时钟功能。
- 时钟源切换方法和系统-201410141187.7
- 阳国清 - 珠海全志科技股份有限公司
- 2014-04-09 - 2019-03-19 - G06F1/10
- 本发明公开了一种时钟源切换方法和系统，其中方法包括如下步骤：接收到休眠信号时，控制时钟源切换至高频晶振，并存储第一休眠时间点，等待接收唤醒信号；当接收到唤醒信号时，存储第一唤醒时间点，并根据第一休眠时间点和第一唤醒时间点，获取休眠时间；根据休眠时间，实时控制时钟源进行切换。其通过根据休眠时间，判断电子设备的使用场景，并根据电子设备在不同的使用场景下，对待机功耗和唤醒速度的需求不同，实时动态切换时钟源，有效地解决了在保持电子设备的待机功耗较低的同时，不能有效提升电子设备的唤醒速度的问题。
- 一种应用于双核SoC中外设时钟控制方法及电路-201811130609.5
- 朱小明 - 北京中电华大电子设计有限责任公司
- 2018-09-27 - 2019-03-08 - G06F1/10
- 在一个具有两个CPU核心的片上系统中，通常主CPU具有较高的权限，负责指定分配给从CPU的外设资源。本发明给出一种外设时钟的控制方法，实现了主从CPU对外设时钟使能的访问控制。同时，系统在正常工作模式和低功耗模式转换时，可硬件控制外设时钟使能在相应模式下是否有效，无需软件介入。
- 多核定时器实现方法和多核系统-201610344969.X
- 赵剑川 - 京信通信系统（中国）有限公司;京信通信系统（广州）有限公司;京信通信技术（广州）有限公司;天津京信通信系统有限公司
- 2016-05-20 - 2019-03-05 - G06F1/10
- 本发明涉及一种多核定时器实现方法和多核系统，其方法为预先配置与多核系统的内核数量相同的定时器列表，其中，每个内核对应一个所述定时器列表，其方法包括：需要创建定时器的内核创建定时器数据结构；需要创建定时器的内核将所创建的定时器数据结构插入到任意一个内核的定时器列表中；需要进行处理的内核对所对应的定时器列表中的定时器数据结构进行调度或者/和调整。采用本发明的方案，可以将定时器任务的管理和定时任务的执行分担到每个内核中去，解决了集中管理存在负载过重的问题；同时，各内核之间不存在核间交互，避免了信息丢失和延迟，提高了定时效率以及系统稳定性。
- 一种降低长时钟走线上时钟偏斜的方法-201610459747.2
- 谢长生;于宗光;单悦尔;张艳飞 - 中国电子科技集团公司第五十八研究所
- 2016-06-23 - 2019-02-15 - G06F1/10
- 本发明涉及一种降低长时钟走线上时钟偏斜的方法，该方法是先增加一条与长时钟走线对称一致的环回时钟走线，然后在长时钟走线和环回时钟走线上的每个时钟输出处增加相位内插时钟缓冲器，生成相位位于两路时钟相位中间位置的时钟进行输出，从而实现在时钟负载处具有近似相同的时钟相位。本发明采用时钟相位内插法大大降低了长时钟走线上的时钟偏斜，其静态相位误差仅决定于实现电路中器件参数的工艺偏差和电路间的失配。
- 一种用于数字化PET探测器的时钟分配装置-201710422535.1
- 奚道明;吴杰;梅雄泽;刘苇 - 苏州瑞迈斯医疗科技有限公司
- 2017-06-07 - 2019-01-08 - G06F1/10
- 本发明提供一种用于数字化PET探测器的时钟分配装置，其包括至少一个时钟模块，各时钟模块包括：用于产生时钟信号的有源晶振；与有源晶振通信连接的锁相环，锁相环处理时钟信号并产生第一差分信号；与锁相环连接以及十二路输出连接器分别通信连接的第一时钟扇出缓冲器；与十二路输出连接器通信连接的FPGA芯片，FPGA芯片向输出连接器发送其产生的第二低电压差分信号；与FPGA芯片连接以可选择地发送相对的高电平或者低电平的滑动开关；与FPGA芯片连接以发送复位信号的轻触开关；与FPGA芯片以及第二时钟扇出缓冲器连接的输入连接器。本发明可提供最少12路同步时钟信号和同步复位信号，且时钟模块之间可级联为树状结构以提供更多输出，适用性强。
- 用于转发差分信号的系统和技术-201680082386.2
- 瓦列里·内贝斯尼伊 - 比特富集团有限公司;瓦莱里斯·瓦维洛夫斯
- 2016-12-30 - 2018-12-21 - G06F1/10
- 描述了用于差分信号转发的技术和设备。差分信号转发方法可以包括接收输入差分信号对，该输入差分信号对包括分别在第一输入端子和第二输入端子处接收的第一输入信号和第二输入信号，以及在相应的第一输出端子和第二输出端子处生成第一输出信号和第二输出信号。生成输出信号可以包括：在第一时间，基于确定第一输入信号和第二输入信号表示互补的值，将第一输出信号的电平设置为表示由第一输入信号表示的值的逆，并将第二输出信号的电平设置为表示由第二输入信号表示的值的逆，并且在第二时间，基于确定第一输入信号和第二输入信号不表示互补的值而将输出端子置于高阻抗状态。
- 用于在管芯到管芯接口处提供数据通道的系统和方法-201580053883.5
- L·R·彼得森;T·C·布莱恩;A·L·S·洛克;T·T·蔚;G·F·林奇;S·R·科诺 - 高通股份有限公司
- 2015-09-17 - 2018-11-30 - G06F1/10
- 一种电路，包括具有暴露的数据节点的第一阵列的第一管芯、以及具有暴露的数据节点的第二阵列的第二管芯，其中，第一阵列的给定数据节点对应于第二阵列上的相应数据节点，进一步其中，第一阵列和第二阵列共享数据节点的空间布置，其中，第一管芯在第一阵列的第一侧上具有用于第一阵列中的每个数据节点的数据输入和顺序逻辑电路，并且其中，第二管芯在第二阵列的第二侧上具有用于第二阵列中的每个数据节点的数据输出和顺序逻辑电路，第一侧和第二侧不同。
- 用于办公室的考勤机-201820662210.0
- 朴永焕;秦天 - 大器物联科技（广州）有限公司
- 2018-05-06 - 2018-11-23 - G06F1/10
- 本实用新型涉及考勤机设备技术领域，具体来说是一种用于办公室的考勤机，考勤机由可拆卸式相连的前面板、主体部和后面板构成，主体部正面设有用于安装前面板的前面板安装槽，前面板安装槽的底面一侧由上至下依次设有第一安装槽、第二安装槽及第三安装槽，主体部正面一侧还设有指纹识别器安装缺口，指纹识别器安装缺口的背面设有指纹识别器安装槽，主体部的背面设有连接面板和核心处理器。本实用新型同现有技术相比，易于安装与拆卸，其优点在于：采用分体式、模块式的设计，整体的拼接与拆卸简单方便且可靠，在部件发生损坏时，易于对损坏的部件进行拆换，无需对整机进行更换，且考勤机整体结构紧凑，集多种功能于一体的同时保证了考勤机的小巧。
- 一种用于可编程器件的降低时钟偏移的方法-201610098914.5
- 谢长生;于宗光;单悦尔;匡晨光 - 无锡中微亿芯有限公司
- 2016-02-23 - 2018-08-03 - G06F1/10
- 本发明提出一种用于可编程器件的降低时钟偏移的方法，将芯片时钟分为第一时钟层次和若干个第二时钟层次，第一时钟层次和第二时钟层次均采用单向鱼骨型时钟走线，第一时钟层次为垂直时钟走线，第二时钟层次均为水平时钟走线，第一时钟层次与时钟源相连，第一时钟层次通过多路选择器MUX或时钟缓冲器与第二时钟层次相连，第二时钟层次的时钟通过时钟缓冲器与若干个时钟负载相连，通过时钟缓冲器的单元延迟的差异来补偿每级时钟层次的时钟偏移，从而降低时钟架构总的时钟偏移，实现芯片中各时钟负载处具有较小的时钟偏移。
- 一种用于数字电路的时钟信号发生器-201810036338.0
- 马丁·考尔德 - 芬顿系统有限公司
- 2013-01-09 - 2018-06-15 - G06F1/10
- 根据本发明的计算机包括主板(200)，以及安装在主板上的其他组件、毫米波振荡器(201)和中央处理器(CPU)(202)。毫米波振荡器(201)用于产生时钟信号并通过链路(203)将信号传递至CPU(202)。时钟信号可用作系统时钟信号和CPU(202)的处理时钟信号。有益地，毫米波振荡器(201)能产生比现有技术中目前可用的振荡器更高频率的时钟信号，同时产生的热量大大减少。因此，CPU(202)可不需要使用任何冷却系统，如果需要，比现有技术所需要的更小的冷却系统就足够了。此外，CPU(202)在布置方面将更稳定。这种布置比现有技术的布置需要更少的功率，因此可提高根据本发明的计算机的电池寿命。 1
- 一种用于数字化PET探测器的时钟分配装置-201720654737.4
- 奚道明;吴杰;梅雄泽;刘苇 - 苏州瑞迈斯医疗科技有限公司
- 2017-06-07 - 2018-04-27 - G06F1/10
- 本实用新型提供一种用于数字化PET探测器的时钟分配装置，其包括至少一个时钟模块，各时钟模块包括用于产生时钟信号的有源晶振；与有源晶振通信连接的锁相环，锁相环处理时钟信号并产生第一差分信号；与锁相环连接以及十二路输出连接器分别通信连接的第一时钟扇出缓冲器；与十二路输出连接器通信连接的FPGA芯片，FPGA芯片向输出连接器发送其产生的第二低电压差分信号；与FPGA芯片连接以可选择地发送相对的高电平或者低电平的滑动开关；与FPGA芯片连接以发送复位信号的轻触开关；与FPGA芯片以及第二时钟扇出缓冲器连接的输入连接器。本实用新型可提供最少12路同步时钟信号和同步复位信号，且时钟模块之间可级联为树状结构以提供更多输出，适用性强。
- 一种脉冲信号的冗余传输方法及系统-201510439568.8
- 郭淳;郑艺扬;夏军建;任翔 - 浙江中控技术股份有限公司
- 2015-07-23 - 2018-03-23 - G06F1/10
- 本发明公开一种脉冲信号的冗余传输方法及系统。所述方法包括时钟分配器获取授时服务器的秒脉冲信号；侦听所述秒脉冲信号；确定所述秒脉冲信号出现故障；确定所述秒脉冲信号出现故障之后，将所述时钟分配器上的第一收发器由发送状态切换至接收状态；工作控制器通过被设置为接收状态的第二收发器接收第一收发器发送的秒脉冲信号；确定第一收发器发送的秒脉冲信号出现故障后，将第二收发器由接收状态切换至发送状态；通过发送状态的第二收发器将工作控制器的备用秒脉冲信号发送至备用控制器。采用本发明的方法或系统，可以实现脉冲信号的冗余传输，提高DCS系统中对于脉冲信号传输的稳定性。
- 电子可携式装置根据从主机装置提取出的时钟频率进行数据处理的方法-201410528573.1
- 易育圣;黄鼎钧;张原熏 - 円星科技股份有限公司
- 2014-10-08 - 2017-11-24 - G06F1/10
- 本发明公开一种第一电子装置根据一第二电子装置所传送的信息处理数据的方法，包括接收从该第二电子装置传来的第一信号；根据该第一信号提取出第一时钟频率；根据该第一时钟频率调整一振荡器，藉此该振荡器产生出第二时钟频率；以及选择该第一时钟频率及该第二时钟频率两者的其中之一。在本发明的一实施例中，该第一电子装置可经由热插拔的方式连接至该第二电子装置。上述方法更可根据上述选择该第一时钟频率及该第二时钟频率两者的其中之一来处理来自于该第二电子装置所传送的数据流，或是根据上述选择该第一时钟频率及该第二时钟频率两者的其中之一来传送数据流至该第二电子装置。
- 具有多位时钟门控单元的集成电路-201610230326.2
- 戈喆;杜华斌;檀苗林;王沛东 - 飞思卡尔半导体公司
- 2016-04-14 - 2017-10-27 - G06F1/10
- 本发明涉及具有多位时钟门控单元的集成电路。一种多位时钟门控单元在集成电路(IC)中被用来代替一位时钟门控单元以降低功耗。一种物理设计方法被用来形成该集成电路的时钟树。门控时钟单元的初始位置以各自的初始时钟输入路径来限定。所选的时钟门控单元被移动到它们可以邻接的修改后位置。邻接的单元通过替换为具有多个门控信号输入、相应的受门控时钟输出及共同的时钟输入路径的多位时钟门控单元来合并。与相应的时钟门控单元在移动和合并之前的时钟路径的总电容相比，时钟路径的上游电容及所产生的多位时钟门控单元自身的电容的总电容可获得净降低。
- 对集成电路具有较高灵活性的时钟网络架构-201380059936.5
- 布莱恩·C·贾德;史蒂芬·P·杨;崔佛·J·包尔;罗伯特·M·安德里斯;迪尼许·D·盖腾德 - 吉林克斯公司
- 2013-07-08 - 2017-10-13 - G06F1/10
- 一种设备包含集成电路(200)，所述集成电路具有在电路块(203)的阵列(202)中的时钟网络(600)。所述时钟网络包含布线轨迹(400，402，403)、分布主干(501，502)及时钟叶(601)。所述布线轨迹(400，402，403)及所述分布主干(501，502)是双向的。
- 一种时钟偏斜校正方法、装置和系统-201611119531.8
- 刘涛 - 郑州云海信息技术有限公司
- 2016-12-08 - 2017-05-31 - G06F1/10
- 本发明提供了一种时钟偏斜校正方法、装置和系统，通过确定至少两个组件，当时钟发生源为每一个所述组件传输时钟信号时，确定时钟信号的周期时长，并计算每一个所述组件的延迟参数；在所述至少两个组件中，选定一个从组件和至少一个主组件；根据所述从组件的延迟参数，校正每一个所述主组件对应的时钟相位；针对每一个所述主组件，执行根据所述周期时长和所述主组件对应的校正后的时钟相位，为所述主组件生成对应的校正时钟。本发明提供的方案实现了对时钟偏斜的校正。
- 用于管芯到管芯接口中的时钟分发的系统和方法-201580038857.5
- T·C·布莱恩;A·L·S·洛克;S·科诺;G·F·林奇;T·T·蔚;L·R·彼得森;Y·李 - 高通股份有限公司
- 2015-05-26 - 2017-04-19 - G06F1/10
- 提供了用于管芯到管芯时钟分发的电路。一种系统包括第一管芯上的传送时钟树和第二管芯上的接收时钟树。传送时钟树与接收时钟树相同(或几乎相同)，从而传送时钟树上的给定比特的插入延迟与接收时钟树上与该给定比特相对应的比特的插入延迟相同。虽然在同一时钟树内可能存在从比特到比特的时钟偏斜，但是在不同管芯上的对应比特经历相同的时钟插入延迟。
- 宽带宽共振全局时钟分配-201410043093.6
- T·J·布西洛特;D·J·德拉克;R·A·格洛维斯;J·D·希伯勒;Y·I·基姆;L-T·潘戈;W·R·雷赫尔;P·J·雷斯特勒;M·G·R·托马森 - 国际商业机器公司
- 2014-01-29 - 2017-04-12 - G06F1/10
- 本发明公开涉及宽带宽共振全局时钟分配。宽带宽共振时钟分配包括时钟网格，被配置成向集成电路中的多个组件分配时钟信号；可调谐扇区缓冲区，被配置成接收时钟信号并且向时钟网格提供输出；至少一个电感器；至少一个可调谐电阻开关；及电容器网络。可调谐扇区缓冲区可编程为设置时钟信号的等待时间和转换速率。电感器、可调谐电阻开关和电容器网络连接在时钟网格和参考电压之间。至少一个可调谐电阻开关可编程为将至少一个电感器动态切换入或动态切换出时钟分配，以基于时钟信号的频率实现至少一种共振操作模式或者非共振操作模式。
- 用于宽带宽谐振全局时钟分配的方法和系统-201410031948.3
- T·J·布赛罗;A·J·德拉克;R·A·格罗韦斯;J·D·希伯勒;Y·I·金;方良得;W·R·雷奥尔;P·J·莱斯特尔;M·G·R·汤姆森 - 国际商业机器公司
- 2014-01-23 - 2017-03-01 - G06F1/10
- 本发明涉及一种用于宽带宽谐振全局时钟分配的可调扇区缓冲器。一种宽带宽谐振时钟分配包括时钟网格，其被配置为将时钟信号分配给集成电路的多个组件；以及可调扇区缓冲器，其被配置为接收所述时钟信号并将输出提供给所述时钟网格。所述可调扇区缓冲器被配置为基于所标识的谐振或非谐振模式而设置所述时钟信号的延迟和转换速率。
- 一种时钟网络-201610466634.5
- 程世超;李鑫 - 浪潮电子信息产业股份有限公司
- 2016-06-24 - 2016-12-07 - G06F1/10
- 本发明提供了一种时钟网络，包括：第一时钟源、具有多个用于输出时钟信号的通道的第一buffer；所述第一buffer的多个通道包括：为目标单元提供时钟信号的使用通道、预留通道；所述第一时钟源与所述第一buffer相连；所述第一buffer与至少一个目标单元相连；所述第一时钟源向所述第一buffer输出第一时钟信号；所述第一buffer根据所述第一时钟源输入的所述第一时钟信号，从每个通道输出所述第一时钟信号；所述第一buffer通过每个所述使用通道为对应的所述目标单元提供所述第一时钟信号。本发明提供了一种时钟网络，能够提高可扩展性。
- 半导体架构和相应半导体装置-201610307283.3
- 陈易纬 - 联发科技股份有限公司
- 2016-05-10 - 2016-11-23 - G06F1/10
- 本发明提供一种半导体架构和相应半导体装置。半导体装置包含第一、第二、第三、第四NMOS晶体管和第一、第二、第三、第四PMOS晶体；其中当第一、第二、第三以及第四NMOS晶体管并行连接，且第一、第二、第三以及第四PMOS并行连接时，输出信号依据输入信号以及第一逻辑功能被提供，其中当第一及第二NMOS晶体管串行连接，且第一及第二PMOS晶体管串行连接时，输出信号依据输入信号和第二逻辑功能被提供。本发明的半导体架构和相应半导体装置可以降低时序偏差。
- 时钟分配装置和时钟分配方法-201510899941.8
- 廖兰馨;陈凯信;陈稼婴 - 联发科技(新加坡)私人有限公司
- 2015-12-08 - 2016-06-22 - G06F1/10
- 本发明实施例公开了时钟分配装置和时钟分配方法，其中，输入端，用于接收时钟信号；时钟网格，用于将所述输入端接收的时钟信号分为多个时钟信号，并将所述分为的多个时钟信号均匀地分配给多个时钟门；以及多个时钟门，耦接至所述时钟网格，用于将从所述时钟网格接收的时钟信号传输给多个寄存器。本发明实施例可减少所述多个时钟信号到达所述多个寄存器的时钟偏移。
- 专利分类
