“W·R·雷奥尔”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果6个，建议您升级VIP下载更多相关专利

[发明专利]存储分类的系统和方法-CN201380024978.5有效
发明人： N·尤科夫;A·M·帕拉卡;B·M·普费茨曼;W·R·雷奥尔;P·乌尔班内茨 -专利权人：国际商业机器公司
申请日： 2013-05-10 - 公布日： 2017-12-29 - 主分类号： G06F17/30 文献下载
摘要：在一个或多个计算机系统上执行的分类系统(900)包括处理器(912)和耦合到所述处理器的存储器(914)。所述存储器包括发现引擎(932)，其经配置以遍历非易失性存储器存储区，以通过跟踪从文件系统挂载点经过文件系统对象并到磁盘对象的一个或多个文件，发现所述一个或多个文件在一个或多个计算机存储系统中的身份和位置。分类器(934)经配置以将所述一个或多个文件分类成分类类别。所述一个或多个文件被与所述分类类别关联并存储在至少一个数据结构中。同时提供方法。
存储分类系统方法

[发明专利]用于宽带宽谐振全局时钟分配的可变电阻开关-CN201410032145.X有效
发明人： T·J·布赛罗;A·J·德拉克;R·A·格罗韦斯;J·D·希伯勒;Y·I·金;方良得;W·R·雷奥尔;P·J·莱斯特尔;M·G·R·汤姆森 -专利权人：国际商业机器公司
申请日： 2014-01-23 - 公布日： 2017-11-21 - 主分类号： G05B19/042 文献下载
摘要：本发明涉及一种用于宽带宽谐振全局时钟分配的可变电阻开关。一种宽带宽谐振时钟分配包括被配置为将时钟信号分配给集成电路的多个组件的时钟网格、至少一个电感器、至少一个可调电阻开关以及电容器网络。所述电感器、可调电阻开关以及电容器网格连接在所述时钟网格与参考电压之间。可对所述至少一个可调电阻开关编程以便基于所述时钟信号的频率，动态地将所述至少一个电感器切换入或切换出所述时钟分配以实现至少一种谐振操作模式或非谐振操作模式。
用于宽带谐振全局时钟分配可变电阻开关

[发明专利]用于宽带宽谐振全局时钟分配的方法和系统-CN201410031948.3有效
发明人： T·J·布赛罗;A·J·德拉克;R·A·格罗韦斯;J·D·希伯勒;Y·I·金;方良得;W·R·雷奥尔;P·J·莱斯特尔;M·G·R·汤姆森 -专利权人：国际商业机器公司
申请日： 2014-01-23 - 公布日： 2017-03-01 - 主分类号： G06F1/10 文献下载
摘要：本发明涉及一种用于宽带宽谐振全局时钟分配的可调扇区缓冲器。一种宽带宽谐振时钟分配包括时钟网格，其被配置为将时钟信号分配给集成电路的多个组件；以及可调扇区缓冲器，其被配置为接收所述时钟信号并将输出提供给所述时钟网格。所述可调扇区缓冲器被配置为基于所标识的谐振或非谐振模式而设置所述时钟信号的延迟和转换速率。
用于宽带谐振全局时钟分配方法系统

[发明专利]动态存储器的增强数据保留模式-CN201280058861.4有效
发明人： W·R·雷奥尔;R·K·蒙托耶;M·施佩林 -专利权人：国际商业机器公司
申请日： 2012-11-23 - 公布日： 2014-07-30 - 主分类号： G11C11/34 文献下载
摘要：一种存储器件：包括一个或多个存储单元，每个所述存储单元具有连接到其的对应位线和字线以便分别存取所述存储单元；与至少一个字线耦合的字线电路；以及与至少一个位线耦合的位线电路。所述存储器件还包括与所述位线电路和字线电路耦合的至少一个控制电路。所述控制电路可经由所述位线电路和字线电路以及所述位线和字线操作，以便导致将状态信息存储在所述存储单元中。至少一个切换元件根据至少一个控制信号，选择性地将所述存储单元、所述位线电路和字线电路以及所述控制电路连接到至少一个电源。所述控制电路在数据保留模式下生成所述控制信号，以便在将状态信息保留在所述存储单元中时，将所述字线电路和位线电路的至少多个部分与所述电源断开连接。
动态存储器增强数据保留模式

[发明专利]改变谐振时钟模式-CN201310590766.5有效
发明人： T·J·布斯洛特;A·德拉克;J·D·弗莱德里奇;J·D·希伯勒;方良得;W·R·雷奥尔;P·J·雷斯特尔;G·S·斯蒂尔;M·G·R·汤姆森 -专利权人：国际商业机器公司
申请日： 2013-11-20 - 公布日： 2014-06-25 - 主分类号： G06F1/04 文献下载
摘要：描述了一种具有能够从非谐振时钟模式转变至第一谐振时钟模式的时钟分布网络的集成电路。在一系列时钟周期期间逐渐的完成在时钟模式之间或者在多个谐振时钟频率之间的转变。在示例中，当从非谐振时钟模式转变至第一谐振时钟模式时，在一系列时钟周期期间减小时钟分区驱动器的强度，并且与减小时钟分区驱动器的强度配合地修改与谐振电路相关联的多个谐振开关的单独谐振开关。
改变谐振时钟模式

[发明专利]提供功率优化的高速缓冲存储器组选择的方法和系统-CN200410090978.8有效
发明人： A·小科雷亚莱;J·N·迪芬德弗;R·L·戈迪兹;T·P·斯佩耶;W·R·雷奥尔 -专利权人：国际商业机器公司
申请日： 2004-11-11 - 公布日： 2005-05-18 - 主分类号： G06F12/08 文献下载
摘要：一种用于访问至少具有两个在相同地址存储数据的路的数据高速缓冲存储器的系统和方法。第一和第二标签存储器存储识别在每一路中存储的数据的第一和第二组标签。翻译装置从系统地址确定识别一路的标签。第一比较器比较该地址中的标签和在第一标签存储器中存储的标签。第二比较器比较该地址中的标签和在第二标签存储器中存储的标签。响应一访问方式信号，时钟信号电路向一路或两路提供时钟信号。该系统可以工作在高速访问方式从而向该相联数据高速缓冲存储器的两路提供时钟，或者可以工作在高功率效率工作方式从而只向被来自该第一和第二比较器的输出选择的一路提供时钟信号。
提供功率优化高速缓冲存储器选择方法系统