[发明专利]半导体存储元件

摘要

半导体存储元件，其设置于硅覆绝缘半导体基底上。半导体存储元件具有二个晶体管单元和三个接点，三个接点分别为源极、读取漏极和写入漏极，写入漏极为重掺杂区可诱发高程度的撞击游离效应，以增进存储元件的写入速度，存储元件的浮置区域亦是重掺杂区，其可延长电荷储存在浮置区域的时间，再者存储元件的源极和读取漏极之间的沟道为U形，因此可避免短沟道效应。

主权项

一种半导体存储元件，包含：基底，包含绝缘区域和设置于该绝缘区域上的半导体区域；第一绝缘元件和第二绝缘元件，彼此相互平行并且分别嵌入于该半导体区域；载流子区域，设于该半导体区域中并且介于该第一绝缘元件和该第二绝缘元件之间；源极/漏极掺杂区，设于该载流子区域；第一绝缘层，介于该源极/漏极掺杂区之间；浮置区域，设于该载流子区域并且位于该源极/漏极掺杂区下方；重掺杂区，设于该浮置区域；第一栅极介电层，设于该载流子区域的第一侧壁；第一栅极，设于该第一栅极介电层上；第一导电线，设于该第一绝缘元件下方并且电性连接该重掺杂区；以及第二绝缘层，由该第一绝缘元件和该第二绝缘元件延伸至该绝缘区域，以使该浮置区域绝缘。