[发明专利]信号处理装置、信号处理方法、信号处理用集成电路及电视接收机无效
| 申请号： | 200980121136.5 | 申请日： | 2009-06-03 |
| 公开（公告）号： | CN102057575A | 公开（公告）日： | 2011-05-11 |
| 发明（设计）人： | 西田英志 | 申请（专利权）人： | 松下电器产业株式会社 |
| 主分类号： | H03K19/173 | 分类号： | H03K19/173 |
| 代理公司： | 永新专利商标代理有限公司 72002 | 代理人： | 徐冰冰;黄剑锋 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种信号处理装置，包含可变更逻辑结构的第1可重构电路和第2可重构电路，利用依次重构的各可重构电路，进行涉及与连接的外部装置之间交换的信号的处理，其中，在基于第1结构信息的第1可重构电路的重构完成了之后、且基于第2结构信息的第2可重构电路的重构完成之前的第1时刻，在连结与所述外部装置连接的外部接口和与内部装置连接的内部接口的路径上，形成插入第1可重构电路的信号传送路径，在第2可重构电路中的所述重构完成了之后的第2时刻，变更所述信号传送路径，以便在连结第1可重构电路与内部接口的路径上，插入第2可重构电路。 | ||
| 搜索关键词： | 信号 处理 装置 方法 集成电路 电视接收机 | ||
【主权项】：
一种信号处理装置，包含可变更逻辑结构的第1可重构电路和第2可重构电路，利用依次重构的各可重构电路，进行涉及与连接的外部装置之间交换的信号的处理，其特征在于，具备：存储器，存储各可重构电路的重构所需的第1结构信息和第2结构信息；和控制单元，在基于第1结构信息的第1可重构电路的重构完成之后，且基于第2结构信息的第2可重构电路的重构完成之前的第1时刻，在连结与所述外部装置连接的外部接口和与内部装置连接的内部接口的路径上，形成插入第1可重构电路的信号传送路径，在第2可重构电路中的所述重构完成之后的第2时刻，变更所述信号传送路径，以便在连结第1可重构电路与内部接口的路径上，插入第2可重构电路。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于松下电器产业株式会社，未经松下电器产业株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200980121136.5/，转载请声明来源钻瓜专利网。
- 上一篇：滴丸机
- 下一篇：一种多面柱体消色差棱镜的支撑机构
- 同类专利
- 多电压可编程逻辑结构-201410260941.9
- J·C·克罗麦克扎克 - 阿尔特拉公司
- 2014-06-12 - 2019-07-05 - H03K19/173
- 本发明的各实施例涉及一种多电压可编程逻辑结构。一个实施例涉及一种包括多电压可编程逻辑结构的集成电路。可编程逻辑结构包括在第一电压域中操作的第一类型的电路和在第二电压域中操作的第二类型的电路。第二电压域具有比第一电压域更低的供应电压。集成电路还包括可编程逻辑结构中的用于从第一电压域向第二电压域驱动信号的向下电平转换电路元件和可编程逻辑结构中的用于从第二电压域向第一电压域驱动信号的向上电平转换电路元件。还公开了其它实施例、方面和特征。
- 与仿真和原型平台上的分区的动态互连-201380081271.8
- F-W·奥尔布里希;R·普拉特;T·玛特纳;H·韦尔克 - 英特尔公司
- 2013-12-28 - 2019-06-25 - H03K19/173
- 在本文中描述了一种动态互连。所述动态互连包括发送模块、接收模块、以及复用器。在传输信道的分组中检测到信号改变，并且响应于该信号改变，复用器的输出被切换至发生改变的信道。
- 数据处理装置及其控制方法-201480011702.8
- 佐藤友美 - 軸子研究株式会社
- 2014-03-03 - 2019-06-21 - H03K19/173
- 数据处理装置具有数据处理部，该数据处理部包括多个元件和用于连接多个元件的布线群，多个元件各自包括：逻辑元件；获取单元，其使逻辑元件的输入侧以周期为单位接通和断开对布线群中的某一布线的连接，并锁存输入数据；以及投送单元，其使逻辑元件的输出侧以周期为单位接通和断开对布线群中的某一布线的连接，数据处理部还具有定时控制单元，该定时控制单元以周期为单位控制在逻辑元件中执行的逻辑、获取单元和投送单元的功能。
- 用于信号处理的混合架构-201480063411.3
- S·佩里;M·朗哈默;R·梅登 - 阿尔特拉公司
- 2014-09-22 - 2019-06-14 - H03K19/173
- 配置可编程集成电路的系统和方法。信号处理加速器(SPA)阵列包括在可编程集成电路中。SPA阵列与现场可编程门阵列(FPGA)分离，并且SPA阵列被配置为接收来自FPGA的输入数据并且可编程为至少对输入数据执行滤波功能以获得输出数据。
- 一种FPGA电路及其设计方法-201610120404.3
- 刘贝贝 - 深圳市紫光同创电子有限公司
- 2016-03-03 - 2019-02-12 - H03K19/173
- 本发明公开了一种FPGA电路及其设计方法，所述电路包括输入输出单元、布线单元和可配置逻辑单元，所布线单元包括第一多路选择器，所述可配置逻辑单元包括组合逻辑电路；所述第一多路选择器的输入端与所述输入输出单元的输出端连接，所述第一多路选择器的输出端与所述组合逻辑电路的输入端之间通过寄存器电路直接连接，通过在所述输入输出单元与可配置逻辑单元中的组合逻辑电路之间增加设置一个寄存器电路，缩短了输入输出单元中寄存器与可配置逻辑单元中的寄存器之间的关键路径，降低了两寄存器之间的延迟，解决了无法达到对于高速信号电路设计的设计要求的技术问题，实现了可根据不同的设计要求调整FPGA的时序的功能，提高了FPGA电路设计的最大频率。
- 验证用于可重配置设备的图像-201810490335.4
- U·Y·卡凯亚;J·D·芬德 - 英特尔公司
- 2018-05-21 - 2018-12-28 - H03K19/173
- 一种设备包括可重配置电路和重配置逻辑。所述重配置逻辑用于：经由策略接口接收用户策略和图像策略；经由多个配置接口中的第一配置接口接收第一重配置图像；基于所述用户策略验证所述第一配置接口；基于所述图像策略验证所述第一重配置图像；以及响应于确定所述第一配置接口和所述第一重配置图像都是有效的，使用所述第一重配置图像重配置所述可重配置电路。
- 可重构逻辑器件-201480018307.2
- 佐藤正幸;佐藤幸志;胜满德;志水勋 - 太阳诱电株式会社
- 2014-04-02 - 2018-12-07 - H03K19/173
- 本发明可提供一种面积小且重构性高的可重构逻辑器件。本发明是一种可重构逻辑器件，具有多个多查找表单元，且根据构成数据信息而构成多个逻辑电路，且各个多查找表单元具备：构成存储器，存储构成数据；数据输入线；数据输出线；以及可重构逻辑多路复用器，响应所述构成数据而选择性地使从所述数据输入线的数据输入与向所述数据输出线的所述数据输出结合，及/或，响应所述构成数据而将对于所述数据输入进行逻辑运算所得的数据向所述数据输出线进行数据输出；且利用所述数据输入线及所述数据输出线将邻近的所述多查找表连接。
- 提供多种主电压源电压的可编程逻辑器件-201510155204.7
- 朱璟辉 - 广东高云半导体科技股份有限公司
- 2015-04-02 - 2018-11-13 - H03K19/173
- 本发明公开一种提供多种主电压源电压的可编程逻辑器件，至少包括核心芯片和位于核心芯片上的稳压器；对核心芯片进行封装，封装至少包括IO管脚和电源管脚，其中电源管脚包括IO电源管脚和核心电源管脚；所述核心电源管脚接核心芯片或稳压器的输入端。本发明只采用一种芯片，节省了掩模费用，降低了生产成本；在封装阶段，根据用户需求，决定封装成哪种电源芯片，使得库存管理，生产管理更灵活，可有效降低库存，节省生产成本，能够节约至少一半的时间，管理更简单。
- 电压电平转换器-201310168850.8
- 王猛 - 恩智浦美国有限公司
- 2013-03-13 - 2018-10-19 - H03K19/173
- 本发明涉及电压电平转换器。电平转换器包括以第一电压VDD1供电的锁存器。第一和第二开关与第一和第二锁存器串联连接，并被交叉耦合以在稳定时段期间保持锁存器的状态。在稳定时段的结束时，控制器响应于处于与第一电压不同的电压的输入信号的状态改变，以去激活第一和第二开关，使得第三和第四开关在转换时段期间去激活第一和第二锁存器，随后改变锁存器的状态，并在随后的稳定时段期间保持改变的状态。与传统电平转换器相比，这避免了在电流消耗与转换延迟之间的不希望的折衷。
- 基于三维可写存储器的可编程门阵列-201710122749.7
- 张国飙 - 成都海存艾匹科技有限公司
- 2017-03-03 - 2018-09-14 - H03K19/173
- 为了弥补传统门阵列只能实现逻辑编程的缺陷，本发明提出一种基于三维可写存储器（3D‑W）的可编程门阵列。它含有多个可编程计算单元，每个可编程计算单元含有至少一个3D‑W阵列，该3D‑W阵列存储一种基本复杂计算的查找表（LUT）。可编程计算单元的使用分两个阶段：设置阶段和计算阶段。在设置阶段，根据用户需要将所需的基本复杂计算LUT存储到3D‑W阵列中；在计算阶段，通过查找LUT的数值来实现基本复杂计算。
- 半导体装置、电子构件及电子设备-201680065947.8
- 上妻宗广 - 株式会社半导体能源研究所
- 2016-11-07 - 2018-07-31 - H03K19/173
- 半导体装置包括具有保持配置数据且生成根据该配置数据的信号的功能的配置存储器、具有生成控制上下文切换的信号的功能的上下文发生器、具有根据配置存储器所生成的信号在第一模式或第二模式中工作的功能的时钟发生器以及PLD。时钟信号被输入到上下文发生器及时钟发生器。时钟发生器以第一模式将时钟信号输出到PLD，以第二模式停止向PLD输出时钟信号。
- 一种非易失性布尔逻辑运算电路及其操作方法-201410279445.8
- 缪向水;周亚雄;李祎;孙华军 - 华中科技大学
- 2014-06-20 - 2018-02-23 - H03K19/173
- 本发明公开了一种非易失性布尔逻辑运算电路及其操作方法，布尔逻辑运算电路具有两个输入端和一个输出端，包括第一阻变元件M1和第二阻变元件M2；第一阻变元件M1的负极作为逻辑运算电路的第一输入端，第二阻变元件M2的负极作为逻辑运算电路的第二输入端，第二阻变元件M2的正极与第一阻变元件M1的正极连接后作为逻辑运算电路的输出端。本发明通过对非易失性布尔逻辑运算电路进行操作可实现至少16种基本布尔逻辑操作。通过两个阻变元件搭建的逻辑电路，可根据需求实现至少16种基本布尔逻辑运算，逻辑运算的结果直接存储在阻变元件的电阻状态中，实现了计算和存储的融合，并且逻辑电路所需的器件数少、操作简单，因此，可以节省计算功耗和时间，提高计算效率。
- 压力编程集成电路的方法和系统-201480004270.8
- 尼古拉斯·P·考利;拉姆那拉亚南·穆瑟卡鲁潘 - 英特尔公司
- 2014-02-18 - 2018-01-02 - H03K19/173
- 一种一旦发生激活/重置就应力编程第一集成电路(IC)以输出预先确定的值(比如，支持零点补偿/修整)的方法和系统。运用第一块编程参数编程或配置第一IC块，使得第一块输出预先确定的值。在运用第一块的编程参数配置第一块时第一块被加压，使得第一块输出预先确定的值而无需第一块的变成参数。第一块可以包括被设计成全平衡电路的锁存器，该锁存器可以被不对称地加压，以改变一个路径相对于另一路径的特定。预先确定的值可以被选择，以补偿工艺角变化和/或其他随机变化。
- 位电平检测电路以及方法-201410449335.1
- 于利民 - 南京矽力杰半导体技术有限公司
- 2014-09-04 - 2017-09-29 - H03K19/173
- 一种位电平检测电路以及方法。电路包括跳变沿检测电路、加减计数电路以及逻辑电路。工作原理是，当所述脉冲信号由第一电平跳变为第二电平的第一跳变沿到来时，加减计数器复位；当第一跳变沿到来时刻开始，由零开始对所述时钟信号进行加法计数，得到第一时钟计数，当脉冲信号第二跳变沿到来时刻开始，在当前所述第一时钟计数基础上对第一时钟信号进行减法计数，得到第二时钟计数，向逻辑电路输出所述第二时钟计数信号；在所述第一跳变沿到来时刻，根据当前输入的所述第二时钟计数信号，输出逻辑电平信号。本技术方案适用于各时间范围的脉冲信号的位电平检测译码，且应用该技术方案有利于简化电路，降低电路面积，降低电路成本。
- 可重构设备-201580056708.1
- 佐藤正幸;志水勋 - 太阳诱电株式会社
- 2015-09-18 - 2017-08-18 - H03K19/173
- 本发明减少从CPU的主存储器存取，谋求数据处理的高速化。本发明提供可重构设备(20)，它与主存储器(600)连接，且可重构设备(20)具备利用地址线或数据线相互连接的多个逻辑部，各逻辑部具有多条地址线；多条数据线；地址解码器，将从多条地址线的一部分输入的地址解码；以及存储单元阵列组件，具有由地址解码器的解码线所特定出的多个存储单元，且将从所特定出的存储单元读取的数据输出至数据线；存储单元阵列组件的地址线与主存储器的数据输出线(RD1)连接。
- 可编程逻辑装置-201280023593.2
- 西岛辰司;米田诚一 - 株式会社半导体能源研究所
- 2012-05-02 - 2017-07-04 - H03K19/173
- 一个目的是提供一种即使在没有电源电位的供给的情况下也可以保持配置数据，并且电源提供后的逻辑块的启动时间短，并可以低耗电量驱动的可编程逻辑装置。可编程开关的存储部中的晶体管包括能够充分减小晶体管的关态电流的材料，如宽带隙半导体的氧化物半导体材料。当使用能够充分减小晶体管的关态电流的半导体材料，即使在没有电源电位的供给的情况下也可以保持配置数据。
- 从十六个输入选择四个信号-201280019340.8
- 凯文·李·基尔泽;肖恩·斯蒂德曼;杰罗尔德·S·兹德内克;维维安·德尔波;齐克·伦德斯特鲁姆;法尼·杜芬哈格 - 密克罗奇普技术公司
- 2012-04-19 - 2017-06-06 - H03K19/173
- 一种用于在装置中从多个y个信号选择多个输入信号的设备具有切换矩阵，所述切换矩阵具有多个n对1多路复用器，其中每一n对1多路复用器被指派给所述y个信号中的n个信号的不同输入集合，其中所述n对1多路复用器中的每一者的每一输入信号集合的少于n个输入信号的子集也为另一n对1多路复用器的输入信号子集。
- 包括具有多个信号配置或电位配置的电引脚的半导体电路-201380003493.8
- 格哈德·卡门;托马斯·东布罗夫斯基 - 罗德施瓦兹两合股份有限公司
- 2013-02-19 - 2017-03-29 - H03K19/173
- 一种半导体电路，具有至少一个第一电连接器(1)，其具有多个信号或电位配置，用于将多个电路变化形式集成到半导体电路中。所述半导体电路具有开关元件(5，6，8，20)，用于将第一电连接器(1)与集成到半导体电路的功能单元(2，3)的输入端或输出端断开或连接。
- 一种万能逻辑块输出逻辑宏单元电路-201310511974.1
- 赵不贿;徐雷钧;傅建;赵劼成 - 江苏大学
- 2013-10-28 - 2017-01-11 - H03K19/173
- 本发明公开一种万能逻辑块（GLB）输出逻辑宏单元电路，包括多输入‑多时钟维持阻塞型D触发器和乘积共享阵列；所述多输入‑多时钟维持阻塞型D触发器带有两个及以上时钟输入端和1个复位端，其中时钟输入端中有1个与外部时钟信号相连接，用于全局时钟，其余与所述乘积共享阵列相连接，用于局部时钟。GLB输出逻辑宏单元电路中每一个触发器的一路时钟信号选用全局同步时钟，另两路时钟信号选用片内乘积共享阵列中生成的乘积项作为局部时钟。与已有的触发器相比，在多路数据输入的情况下，该GLB输出逻辑宏单元电路直接由事件驱动来选择相应通路的数据输入，数据选择控制电路简单，能够自由控制输入端口的数量，配置方便，做到资源共享，适合异步、同步和全局异步局部同步系统的设计。
- 细粒度动态可重构FPGA架构-201380072643.0
- 林廷钧;张玮;尼拉·K·杰哈 - 普林斯顿大学受托公司
- 2013-12-04 - 2016-02-17 - H03K19/173
- 本发明公开了一种现场可编程门阵列(FPGA)和一种重构FPGA。所述FPGA包括多个与可重构开关和至少水平和垂直直接链接互联的逻辑元件，与可重构交换机连接的存储器，所述存储器用于存储至少两项运行时间配置；所述可重构交换机基于选自存储于所述存储器的一项运行时间配置而重构。所述存储器可以为纳米电子随机存取存储器(RAM)。述存储器用于为至少四个逻辑元件存储所述至少两项运行时间配置。每个逻辑元件包括查找表(LUT)，触发器，输出和输入。每个逻辑元件包括专用进位逻辑。至少四个逻辑元件与对角直接链接互连。
- 一种新型逻辑电路-201510557392.6
- 张章;谢溪铮;魏一勤;解光军 - 合肥工业大学
- 2015-09-02 - 2015-12-16 - H03K19/173
- 本发明提供了一种新型逻辑电路，其包括逻辑门电路、电源隔离电路、地隔离电路、输入缓冲电路、施密特触发器；所述电源隔离电路用于将电源的噪声与所述逻辑门电路隔离，所述地隔离电路用于将地的噪声与所述逻辑门电路隔离；输入信号通过所述输入缓冲电路的信号输入端输入，经所述输入缓冲电路过滤成噪声较小的信号并输出至所述逻辑门电路，所述逻辑门电路输出一个非全摆幅的逻辑信号至所述施密特触发器，最后经过所述施密特触发器被重新推成全摆幅的逻辑信号并输出。本发明在输入信号、电源信号、地信号均具有噪声的情况下，通过隔离噪声之间的相互串扰以及使用抵挡噪声的电路结构，使得电路能够输出信噪比较高的计算结果。
- 提供多种主电压源电压的可编程逻辑器件-201520197596.9
- 朱璟辉 - 广东高云半导体科技股份有限公司
- 2015-04-02 - 2015-11-18 - H03K19/173
- 本实用新型公开一种提供多种主电压源电压的可编程逻辑器件，至少包括核心芯片和位于核心芯片上的稳压器；对核心芯片进行封装，封装至少包括IO管脚和电源管脚，其中电源管脚包括IO电源管脚和核心电源管脚；所述核心电源管脚接核心芯片或稳压器的输入端。本实用新型只采用一种芯片，节省了掩模费用，降低了生产成本；在封装阶段，根据用户需求，决定封装成哪种电源芯片，使得库存管理，生产管理更灵活，可有效降低库存，节省生产成本，能够节约至少一半的时间，管理更简单。
- 低功耗逻辑电路及具有该逻辑电路的或非门、与非门和反相器-201420706496.X
- 王钊 - 无锡中星微电子有限公司
- 2014-11-21 - 2015-06-03 - H03K19/173
- 本实用新型实施例涉及一种低功耗逻辑电路及具有该逻辑电路的或非门、与非门和反相器，该低功耗逻辑电路包括：电流限制电路，连接至输出端；第一组晶体管，第一组晶体管的源极连接至电源端，栅极连接至输入端，漏极连接至电流限制电路；第二组晶体管，第二组晶体管的源极连接至接地端，栅极连接至输入端，漏极连接至电流限制电路；当第一组晶体管导通时，第一电流经电流限制电路至第二组晶体管，第一电流被电流限制电路限制为不大于预设阈值的电流值；或者，当第二组晶体管导通时，第二电流经电流限制电路至所述第一组晶体管，第二电流被电流限制电路限制为不大于预设阈值的电流值。由此，可以解决现有逻辑电路在输入端信号发生变化时，消耗动态电流功耗大，从而导致系统需要频繁充电或频繁更换电池的问题。
- 容性负载压电执行器的驱动装置-201410811124.8
- 项勇;于本化;李凯;印新达 - 武汉理工光科股份有限公司
- 2014-12-23 - 2015-04-22 - H03K19/173
- 本发明公开了一种容性负载压电执行器的驱动装置，包括依次连接的加法滤波电路、相位调节电路、功率放大及频率补偿电路和保护电路，保护电路并联在容性负载压电执行器两端。本发明的驱动装置可使驱动信号源线性不失真。
- 一种数据处理装置及飞行器-201420445122.7
- 杨康;周谷越;余雷;高欣 - 深圳市大疆创新科技有限公司
- 2014-08-08 - 2015-01-07 - H03K19/173
- 本实用新型实施例提供了一种数据处理装置及飞行器，装置包括：探测器，处理器，以及时钟转换器，探测器的数据信号输出引脚与处理器的数据信号输入引脚相连；探测器包括至少两个时钟输出引脚，探测器的每一个时钟输出引脚与时钟转换器的一输入引脚相连；时钟转换器的输出引脚与处理器的时钟输入引脚相连；时钟转换器，用于将从各输入引脚输入的时钟信号转换为单端时钟信号，并将单端时钟信号通过输出引脚输出至处理器。本实用新型可在不增加单片FPGA构成的处理器的尺寸、重量及成本的情况下，扩展了探测器的接入量，也低成本地扩展了飞行器的功能。
- 可控硅型振荡发射电路-201420494910.5
- 杨远静;蒋丹 - 重庆尊来科技有限责任公司
- 2014-08-31 - 2014-12-31 - H03K19/173
- 可控硅型振荡发射电路，属于遥控技术领域，由电池电源、控制开关、指示电路、可控硅型振荡电路、开关电路、编码集成电路、射频电路共同组成，控制开关接电池电源后成为各电路的电源，指示电路能检测控制开关是否接好，可控硅型振荡电路的输出控制开关电路，开关电路的输出控制编码集成电路的第一个位线与变码端，当控制开关接通，可控硅型振荡电路起振，开关电路中的双向模拟开关工作，从而使编码集成电路的第一个位线与变码端也形成变换，射频电路随着控制开关的接通而启动，发出编码集成电路所形成的变码，实现了低价格的编码集成电路的变码形式，在市场竞争中产生具大的竞争力，具备了广阔的市场前景。
- 一种单分子结逻辑门-201410406196.4
- 毕海 - 苏州华莱德电子科技有限公司
- 2014-08-19 - 2014-12-10 - H03K19/173
- 本发明公开了一种单分子结逻辑门，包括：逻辑门单分子结、正电极、负电极、激光装置和分子结逻辑门读出装置，逻辑门单分子结的两端分别与正电极和负电极电性连接，所述激光装置设置在电极正上方，分子结逻辑门读出装置设置在逻辑门单分子结的一侧并靠近逻辑门单分子结布置，所述激光装置的发射端指向逻辑门单分子结，所述激光装置发射激光为633纳米激光。本发明实现了电学控制条件下微尺度逻辑门单分子结的逻辑运算，且逻辑门单分子结具有极高的逻辑运算速率及响应能力，同时，该逻辑门单分子结提供真正意义的单分子运算能力，成为取代硅半导体技术的重要基础。
- 一种非易失性布尔逻辑运算电路-201420332596.0
- 缪向水;周亚雄;李祎;孙华军 - 华中科技大学
- 2014-06-20 - 2014-11-12 - H03K19/173
- 本实用新型公开了一种非易失性布尔逻辑运算电路，布尔逻辑运算电路具有两个输入端和一个输出端，包括第一阻变元件M1和第二阻变元件M2；第一阻变元件M1的负极作为逻辑运算电路的第一输入端，第二阻变元件M2的负极作为逻辑运算电路的第二输入端，第二阻变元件M2的正极与第一阻变元件M1的正极连接后作为逻辑运算电路的输出端。本实用新型通过对非易失性布尔逻辑运算电路进行操作可实现至少16种基本布尔逻辑操作。通过两个阻变元件搭建的逻辑电路，可根据需求实现至少16种基本布尔逻辑运算，逻辑运算的结果直接存储在阻变元件的电阻状态中，实现了计算和存储的融合，并且逻辑电路所需的器件数少、操作简单，可以节省计算功耗和时间，提高计算效率。
- 一种基于相变存储器的非易失性逻辑门电路-201320865071.9
- 缪向水;李袆;钟应鹏;许磊;孙华军;程晓敏 - 华中科技大学
- 2013-12-25 - 2014-06-18 - H03K19/173
- 本实用新型公开了一种基于相变存储器的非易失性逻辑门电路，包括第一相变存储器、第二相变存储器、第一可控开关元件和第一电阻；第一相变存储器的第一端作为与门电路的第一输入端，第二相变存储器的第一端作为与门电路的第二输入端；第一可控开关元件的第一端与第一相变存储器的第二端连接，第一可控开关元件的第二端接地；第一电阻的一端与第二相变存储器的第一端连接，第一电阻的另一端接地；第二相变存储器的第一端作为与门电路的输出端。本实用新型基于材料晶态-非晶态相变的非易失性阻态变化实现“与”、“或”、“非”三种基本布尔逻辑运算，并且能实现在一个逻辑门电路同时进行信息的存储和处理的效果。
- 一种万能逻辑块输出逻辑宏单元电路-201320664472.8
- 赵不贿;徐雷钧;傅建;赵劼成 - 江苏大学
- 2013-10-28 - 2014-05-28 - H03K19/173
- 本实用新型公开一种万能逻辑块（GLB）输出逻辑宏单元电路，包括多输入-多时钟维持阻塞型D触发器和乘积共享阵列；所述多输入-多时钟维持阻塞型D触发器带有两个及以上时钟输入端和1个复位端，其中时钟输入端中有1个与外部时钟信号相连接，用于全局时钟，其余与所述乘积共享阵列相连接，用于局部时钟。GLB输出逻辑宏单元电路中每一个触发器的一路时钟信号选用全局同步时钟，另两路时钟信号选用片内乘积共享阵列中生成的乘积项作为局部时钟。与已有的触发器相比，在多路数据输入的情况下，该GLB输出逻辑宏单元电路直接由事件驱动来选择相应通路的数据输入，数据选择控制电路简单，能够自由控制输入端口的数量，配置方便，做到资源共享，适合异步、同步和全局异步局部同步系统的设计。
- 专利分类
