[发明专利]存储模块无效
| 申请号： | 200910001985.9 | 申请日： | 2009-02-01 |
| 公开（公告）号： | CN101499323A | 公开（公告）日： | 2009-08-05 |
| 发明（设计）人： | 阿部崇 | 申请（专利权）人： | 日本电气株式会社 |
| 主分类号： | G11C29/00 | 分类号： | G11C29/00;G06F11/10 |
| 代理公司： | 北京泛诚知识产权代理有限公司 | 代理人： | 杨本良;文 琦 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种可靠的存储模块。该存储模块包括布置在电路板上并由外部存储控制器控制的多个存储器件，包括具有检错和纠错功能的缓冲器以及存储错误内容的非易失性存储区。 | ||
| 搜索关键词： | 存储 模块 | ||
【主权项】：
1. 一种存储模块，其包括布置在电路板上并由外部存储控制器控制的多个存储器件，该存储模块包括：具有检错和纠错功能的缓冲器；以及存储错误内容的非易失性存储区。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于日本电气株式会社，未经日本电气株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200910001985.9/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种非易失性存储器中坏点单元的替换方法-201610390857.8
- 刘奎伟;薛子恒;潘荣华 - 北京兆易创新科技股份有限公司
- 2016-06-03 - 2019-10-18 - G11C29/00
- 本发明实施例公开了一种非易失性存储器的坏点单元的替换方法，该替换方法包括：在检测到完成待擦除块的擦除操作后，确定非易失存储器中其他未进行擦除操作的存储块；如果所述非易失性存储器中存在可替换单元，则对所述存储块中的存储单元进行坏点检测；如果所述存储块中存在坏点单元，则将所述坏点单元替换为所述可替换单元，并形成替换信息。利用该替换方法，能够在对待擦除块进行擦除操作后检测非易失性存储器其他存储块中是否存在坏点单元，并在检测出坏点单元后进行坏点单元替换，由此避免坏点单元对非易失性存储器工作性能的影响，提高产品性能的同时还延长了非易失性存储器的使用寿命。
- 一种使用存储器的模式寄存器命令编程反熔丝的方法-201910274707.4
- 吴君;张学渊;朱光伟 - 苏州汇峰微电子有限公司
- 2019-04-08 - 2019-08-16 - G11C29/00
- 本发明公开了一种使用存储器的模式寄存器命令编程反熔丝的方法，包括接收某一模式寄存器命令，其中某一模式寄存器命令进入反熔丝编程命令界面接口，向反熔丝编程命令接口接收一个或多个反熔丝命令；将反熔丝命令作为接收到的一个或多个反熔丝命令的功能，最后熔断存储器的一个或多个反熔丝。通过上述，本发明通过接受某一模式寄存器命令，使编程电压加到一个或多个需要熔断的反熔丝上一定量的时间，如果这个一定量的时间小于需要熔断的熔丝所需的一定量的时间，还可以发出时钟停止命令提供额外的时间将编程电压加到一个或多个需要熔断的反熔丝，熔断步骤完成之后，进一步验证一个或多个熔丝是否成功熔断，并将验证结果输出到外部焊盘，便于观察。
- 动态随机存取存储器-201611204889.0
- 永井享浩 - 联华电子股份有限公司;福建省晋华集成电路有限公司
- 2016-12-23 - 2019-08-16 - G11C29/00
- 动态随机存取存储器，具有主存储器胞阵列以及冗余元件单元。冗余元件单元包含多个熔丝与锁存区域。多个熔丝被规划成有第一熔丝部分与第二熔丝部分，其中所述第一熔丝部分用以存储所述主存储器胞阵列中之故障存储器胞的地址信息以及所述第二熔丝部分当作多个电容器。锁存区域包含多个锁存器，用以存储在所述第一熔丝部分中所存储的所述故障存储器胞的所述地址信息，其中所述第二熔丝部分的所述多个电容器分别耦接到所述多个锁存器，以提供电容值给每一个所述锁存器的输出/输入(I/O)端点。
- 一种闪存的坏块管理方法、装置和一种存储装置-201611143916.8
- 黄志铭;庞荣 - 建荣半导体（深圳）有限公司;建荣集成电路科技（珠海）有限公司;珠海煌荣集成电路科技有限公司
- 2016-12-12 - 2019-08-09 - G11C29/00
- 本发明属于数据存储领域，提供一种闪存的坏块管理方法、装置和一种存储系统，以提高整个NAND Flash的利用率。所述方法包括：从块队列中取出待写块；检查待写块是否被标识了再生流程旗标；若待写块被标识了再生流程旗标，则判断被标识了再生流程旗标的待写块是否满足利用率要求；若被标识了再生流程旗标的待写块满足利用率要求，则将满足利用率要求的待写块纳入写数据流程执行写操作。本发明提供的技术方案一方面并不会影响闪存的读写效能；另一方面，可以避免NAND Flash等闪存的存储空间的浪费，从而提高整个NAND Flash的利用率。
- 用于定制薄膜电子电路的方法-201580008215.0
- K·J·R·明尼;G·基淋克;J·吉诺 - IMEC非营利协会;荷兰应用自然科学研究组织TNO
- 2015-02-11 - 2019-08-02 - G11C29/00
- 提供了一种薄膜电路的制造方法，该方法包括：(a)获取包括具有输出的至少一个逻辑门电路的薄膜电路，至少一个逻辑门电路包括多个驱动晶体管和多个负载元件，至少一个负载元件电连接到输出；(b)将一系列预定电压图案顺序地提供给多个驱动晶体管，电压图案包括在相应驱动晶体管的栅极和源极之间分别施加的一组电压；(c)测量与一系列预定电压图案相对应的至少一个逻辑门电路的一系列输出电压值；(d)将一系列输出电压值与一系列相应的预定参考输出电压值进行比较；(e)在输出电压值与相应的预定参考输出电压值不匹配的情况下，调节电连接到输出的负载元件的数量；以及(f)重复步骤(b)至(e)，直至一系列输出电压值与一系列预定参考输出电压值匹配。
- 一种翻译器设备-201811016487.7
- 濮必得;殷和国;赵修金 - 济南德欧雅安全技术有限公司
- 2018-08-31 - 2019-07-19 - G11C29/00
- 本发明提供一种翻译器设备，通过将翻译器芯片插入到存储器组件和外部应用程序之间，将翻译器芯片添加到已完成的DRAM或其他存储器组件中，同时将无源器件添加到翻译器设备的附加衬底上，提高了整体存储器组件的性能，减少了存储器元件的整体系统的引脚数。另外，翻译器设备通过检测有故障的行或列地址线，并用良好的冗余行或列线替代或通过翻译器芯片上提供寄存器来存储替代数据来执行修复，以实现冗余计算或纠错。
- 半导体器件及其修复操作方法-201811427483.8
- 边嬉珍;宋镐旭;黄善英 - 爱思开海力士有限公司
- 2018-11-27 - 2019-07-19 - G11C29/00
- 一种半导体器件及其修复操作方法，所述半导体器件包括多个第一信号线和多个第二信号线，所述第一信号线和所述第二信号线彼此相邻地交替布置，其中，所述第一信号线和所述第二信号线包括多个主信号线和至少一个备用信号线，第一信号发送器，其适用于经由第一信号线的主信号线来发送信号，以及基于修复信息将信号传送路径移换为第一信号线的主信号线和备用信号线之中的相邻信号线，以及第二信号发送器，其适用于经由第二信号线的主信号线来发送信号，以及基于修复信息将信号传送路径移换为第二信号线的主信号线和备用信号线之中的相邻信号线。
- 配置为选择性地引导存储器的RAM控制器及其操作方法-201811541505.3
- 柳成宪;金正烈;禹美英 - 三星电子株式会社
- 2018-12-17 - 2019-07-19 - G11C29/00
- 随机存取存储器(RAM)控制器与多个存储器连接。随机存取存储器控制器基于关于多个存储器的引导相关信息选择性地引导多个存储器中的至少一个存储器。
- 半导体存储器装置及其操作方法-201811409219.1
- 金经纶 - 三星电子株式会社
- 2018-11-23 - 2019-07-12 - G11C29/00
- 本申请提供了一种半导体存储器装置及其操作方法。所述半导体存储器装置具有存储器单元阵列和修复控制电路。存储器单元阵列包括正常单元区和冗余单元区，正常单元区包括多个正常区组，冗余单元区被构造为替代正常单元区的失效的存储器单元。修复控制电路被构造为：基于输入地址从所述多个正常区组中确定目标正常区组，基于目标正常区组从多个失效地址中提取目标失效地址，以及基于目标失效地址和输入地址控制修复操作。
- 用于FPGA的N模冗余配置存储单元电路-201910170169.4
- 屈小钢 - 中科亿海微电子科技（苏州）有限公司
- 2019-03-07 - 2019-07-05 - G11C29/00
- 本发明提供了一种FPGA的N模冗余配置存储单元电路，包括：2N对互锁存储单元，每一对互锁存储单元包括一个PMOS管和一个NMOS管，其中，第i个PMOS管的漏极连接第i+1个PMOS管的栅极，第2N个PMOS管的漏极连接第1个PMOS管的栅极；第i个NMOS的栅极连接第i+1个NMOS的漏极，第2N个NMOS管的栅极连接第1个NMOS管的漏极；每一对互锁存储单元的PMOS管和NMOS管的漏极互相连接，1≤i≤2N‑1；N个传输管，其栅极和源极分别互相连接；N个清零管，其栅极互相连接。本发明相较于现有技术的两端读写存储单元节省了一倍的布线，简化了布线和结构。
- 一种含异常非挥发性存储器的叠封芯片处理装置和方法-201610548009.5
- 马英;潘荣华 - 北京兆易创新科技股份有限公司
- 2016-07-12 - 2019-06-28 - G11C29/00
- 本发明提供了一种含异常非挥发性存储器的叠封芯片处理装置和方法，其中的处理装置包括PAD值定义非挥发性存储器地址映射模块，用于PAD值定义非挥发性存储器地址映射，还包括修改地址映射模块，用于非挥发性存储器叠封芯片被测试确认内含异常非挥发性存储器时，对每一个单独的非挥发性存储器的地址映射进行修改。本发明通过对含异常非挥发性存储器叠封芯片修改地址映射，将每一个单独非挥发性存储器的地址重新映射，使该叠封片的容量由大改小，得以继续使用，从而提高芯片的利用率。
- 用于NAND闪速存储器的缺陷管理策略-201480058193.4
- P.卡拉瓦德;F.朱;S.S.拉胡纳桑;R.H.莫特万 - 英特尔公司
- 2014-10-21 - 2019-06-14 - G11C29/00
- 管理非易失性存储系统中的缺陷的系统和方法，其可以用于避免数据的无意丢失，同时在非易失性存储系统中维持尽可能多的有用存储器。公开的系统和方法可以监测多个触发事件以用于检测非易失性存储系统中包括的一个或多个非易失性存储器（NVM）设备中的可能缺陷，并且基于导致检测可能缺陷的触发事件的类型来对相应NVM设备应用一个或多个缺陷管理策略。这样的缺陷管理策略可以抢先地用于使非易失性存储系统中的存储器以增加的粒度引退，从而使存储器的引退集中在可能包含缺陷的非易失性存储器的区域上。
- 一种RAM检测方法及系统-201610188729.5
- 孙永红 - 杭州和利时自动化有限公司
- 2016-03-29 - 2019-05-03 - G11C29/00
- 本发明公开了一种RAM检测方法，包括将RAM的内部空间分为N份空间区域，并将其中一份空间区域作为运行空间来放置检测程序；其中，N为不小于2的正整数；运行检测程序来分别对剩余的N‑1份空间区域进行第一检测处理，得到第一检测结果；当第一检测处理完成后，将检测程序拷贝至剩余的N‑1份空间区域中的任一份空间区域内，并将拷贝后的检测程序内的地址更新为现位于的空间区域的地址；运行地址更新后的检测程序，对地址更新后的检测程序原本位于的空间区域进行第二检测处理，得到第二检测结果；根据第一检测结果与第二检测结果判断RAM的故障情况。该方法节省了检测程序的下载时间，从而减少了RAM的检测时间。本发明还公开了一种RAM检测系统。
- 电阻式存储器中的位故障的实时纠正-201480072470.7
- T·金;S·金;J·P·金 - 高通股份有限公司
- 2014-12-12 - 2019-04-19 - G11C29/00
- 用于纠正电阻式存储器设备中的位故障的系统和方法包括：将存储器设备划分成第一存储器排和第二存储器排。第一单位修复(SBR)阵列被存储在第二存储器排中，其中第一SBR阵列被配置成存储第一存储器排的第一行中的第一故障位中的故障的第一指示。第一存储器排和第一SBR阵列被配置成在存储器存取操作期间被并行地存取。类似地，存储在第一存储器排中的第二SBR阵列可以存储第二存储器排中的位故障的指示，其中第二SBR阵列和第二存储器排可以被并行地存取。因而，第一和第二存储器排中的位故障可以被实时地纠正。
- 一种NAND FLASH类芯片测试系统-201811068329.6
- 罗朝凤;姜胜林;赵俊;张薄军;范旭阳 - 深圳市卓精微智能机器人设备有限公司
- 2018-09-13 - 2019-03-08 - G11C29/00
- 本发明公开了一种NAND FLASH类芯片测试系统，包括主控CPU、TTL接口模块、显示模块、功能选择模块、OS参数测试模块、ICC测试模块、FLASH功能测试模块、电平转换模块和NAND FLASH芯片；主控CPU用于实现对整个系统所有功能模块的控制；显示模块用于实现显示NAND FLASH类芯片测试系统工作过程中检测到的芯片相关信息。本发明所述的一种NAND FLASH类芯片测试系统，由各种小型模块和机械手自动化设备组成，整体成本比较低，在实际的生产过程中，解决了通用测试设备自身体积大、控制程序繁琐、成本高等方面的不足，提高了芯片测试系统生产测试的灵活性，整个成本低，而且操作方便，生产周期短，极大的提高生产效率，带来更好的使用前景。
- NAND存储器及其访问方法、访问装置-201811087378.4
- 井冲 - 长江存储科技有限责任公司
- 2018-09-18 - 2019-01-25 - G11C29/00
- 本申请公开一种NAND存储器及其访问方法、访问装置，所述NAND存储器中的存储块被划分为多个存储空间大小相同的子存储块，且每个子存储块设置有子存储块地址，因此，当NAND存储器中的几个字线存在缺陷时，即检测到缺陷字线时，可以将缺陷字线所对应的子存储块标记为坏块，而不是将缺陷字线对应的存储块整块标记为坏块，从而扩展了NAND存储器的可用空间，充分利用了存储块中未出现缺陷字线对应的子存储块的存储空间，改善了存储空间浪费的问题。NAND存储器访问方法和访问装置，应用于所述NAND存储器，并基于所述NAND存储器的子存储块坏块表，进行数据存储，使得数据存储能够充分利用存储空间，减少存储空间的浪费量。
- NAND存储器及其坏块标记方法-201811087379.9
- 井冲 - 长江存储科技有限责任公司
- 2018-09-18 - 2019-01-25 - G11C29/00
- 本申请公开一种NAND存储器及其坏块标记方法，所述NAND存储器中的存储块被划分为多个存储空间大小相同的子存储块，且每个子存储块设置有子存储块地址，因此，当NAND存储器中的几个字线存在缺陷时，即检测到缺陷字线时，可以将缺陷字线所对应的子存储块标记为坏块，而不是将缺陷字线对应的存储块整块标记为坏块，从而扩展了NAND存储器的可用空间，充分利用了存储块中未出现缺陷字线对应的子存储块的存储空间，改善了存储空间浪费的问题。所述坏块标记方法，基于上面所述的NAND存储器，在检测出故障点后，标记子存储块为坏块，而非标记存储块为坏块，从而使得存储空间增大，进而扩大了可使用的存储空间。
- 一体式封装后修复装置-201680085880.4
- 凯文·M·布朗德 - 超威半导体公司
- 2016-09-22 - 2019-01-04 - G11C29/00
- 一种封装后修复系统，包括存储器通道控制器、第一错误计数器、擦除器和数据处理器。所述存储器通道控制器将数据访问请求转换为对应存储器访问，并且响应于从存储器接口接收到的响应而将返回的数据提供给主机接口，其中所述响应包括返回的数据和多个错误校正码(ECC)位。所述第一错误计数器对所述返回数据中的错误进行计数，并且响应于达到预定状态而提供控制信号。所述擦除器控制所述存储器通道控制器以从存储器系统的多个地址顺序地且周期性地读取数据，并且响应于检测到可校正的错误，重写校正的数据。所述数据处理器对所述控制信号作出响应，以响应于所述控制信号利用所述存储器系统执行封装后修复操作。
- 存储器电路装置-201820652014.5
- 不公告发明人 - 长鑫存储技术有限公司
- 2018-05-03 - 2018-12-14 - G11C29/00
- 本实用新型提供了一种存储器电路装置。所述存储器电路装置包括：存储单元阵列，包括用于存储数据的存储线和备用存储线；备用解码器控制电路，用于接收检测装置发送的受损存储线地址，并根据所述受损存储线地址开启对应的备用存储线，以使所述备用存储线代替所述受损存储线存储数据；其中，所述受损存储线地址是由检测装置在检测所述存储单元阵列中存储线的工作状态时确定的。本实用新型实施例可以实现：通过备用解码器控制电路可以根据受损存储线地址开启对应的备用存储线，无需通过外部的控制器控制开启备用存储线，这样提高了存储器电路装置的修补效率。
- 半导体存储器装置-201480017098.X
- 藤田胜之 - 东芝存储器株式会社
- 2014-03-11 - 2018-11-09 - G11C29/00
- 根据一个实施例，半导体存储器装置包括：被连接到存储器单元阵列的第一字线；被连接到冗余区域的第二字线；被配置成基于行地址执行从第一字线中选择的第一行解码器；被配置成基于包括在行地址中的冗余地址来确定是否需要采用冗余区域的替代操作的判断电路；被配置成执行从第二字线中选择的第二行解码器；行地址包括以分时方法按顺序输入的第一行地址和第二行地址；第一行地址包括所有的冗余地址。
- 半导体存储装置-201380079314.9
- 山口幸一郎;御明诚;志贺仁;柴田升 - 东芝存储器株式会社
- 2013-09-04 - 2018-11-02 - G11C29/00
- 半导体存储装置具有：存储器单元阵列，其具有与存储器单元的至少一部分的多个存储器单元连接的多条字线和包含存储器单元的至少一部分的多个存储器单元的一组在内的多个块；不良信息存储块，其包含与多条字线中的特定的2条以上的字线连接的多个存储器单元，将存储器单元阵列内的不良信息存储到这些存储器单元；第1不良检测部，其读取不良信息存储块内的存储器单元的数据，进行不良信息存储块的不良判定；第2不良检测部，其在判定为不良时，变更存储器单元的数据的读取电压电平，再次读取不良信息存储块内的存储器单元的数据，进行不良信息存储块的不良判定；以及不良确定部，其在判定为不良时，将不良信息存储块确定为不良。
- 一种存储单元、存储单元缺陷探测电路及存储器-201410855745.6
- 杨杨 - 展讯通信（上海）有限公司
- 2014-12-31 - 2018-10-16 - G11C29/00
- 本申请公开了一种存储单元，所述存储单元中的两个MOS传输门为双栅极MOS传输门，因此在对上述存储单元进行静态噪声容限测试时，为双边扰动，因此测试强度更高。
- 一种存储卡检测电路和方法-201310047468.1
- 陈茹涛;韦昌荣;许宁;刘燚华;杨峰 - 厦门雅迅网络股份有限公司
- 2013-02-05 - 2018-08-24 - G11C29/00
- 一种存储卡检测电路，连接于存储卡电源输入端与存储卡检测脚之间，包括一第一开关电路，其输入端与存储卡电源输入端相连，用于检测存储卡电源是否供电；一第二开关电路，其输入端与存储卡检测脚输出端相连，用于检测存储卡是否存在；一输出检测脚，与第一开关管输出端和第二开关输出端相连，作为存储卡是否存在信号的输出检测脚。采用本发明的存储卡检测电路和方法，无论是存储卡被真实拔出还是通过断开存储卡电源都能检测到存储卡不存在的状态；实现存储卡检测和断电检测，以解决存储卡存在与存储卡断电问题，并采用同一个检测脚从而为系统的下一步操作提供依据，无需软件参与判断，节约系统资源。
- 具有行/列折叠的错误复原存储器装置-201810061474.5
- 普罗卡斯·高希;苏拉夫·罗伊;内哈·拉杰 - 恩智浦美国有限公司
- 2018-01-22 - 2018-07-31 - G11C29/00
- 一种错误复原存储器装置包括用于存储一组数据位的多组存储器块和冗余存储器块。存储器块包括一组存储器单元，每个存储器单元邻近于至少两个其它存储器单元，且存储器块是由所述一组存储器单元的矩阵形成。在行折叠式实施方案中，字线连接到每个存储器单元，且一组位线连接到所述对应一组存储器单元。在列折叠式实施方案中，位线连接到每个存储器单元，且一组字线连接到所述对应一组存储器单元。在所述存储器块包括故障时，冗余存储器块用于存储所述一组数据位。
- 用于行锤击监视的装置，存储器和方法-201380057057.9
- K.拜恩斯;J.B.哈尔伯特 - 英特尔公司
- 2013-06-28 - 2018-07-24 - G11C29/00
- 存储器子系统的检测逻辑获取针对存储器设备的阈值，该阈值指示时间窗内导致物理上相邻的行上的数据损坏风险的访问的数量。检测逻辑从存储针对存储器设备的配置信息并且可以是该存储器设备本身上的寄存器和/或可以是该存储器设备所属的存储器模块的配置存储设备中的项的寄存器获取阈值。检测逻辑确定对存储器设备的行的访问的数量是否超过阈值。响应于检测到访问的数量超过阈值，检测逻辑可以生成触发以使得存储器设备执行目标为物理上相邻的受害者行的刷新。
- 用于与一个或多个存储器模块关联的方法、设备与系统-201180030150.1
- D·A·莱波曼;D·R·索尔文 - 海盗船存储器公司
- 2011-04-19 - 2018-06-29 - G11C29/00
- 描述了监视存储器模块的参数。根据某些实施例，监视相应存储器模块上的一个或多个参数。将相应的参数信息从相应的存储器模块传输至位于相应的存储器模块之外的设备。
- 数据存储设备及其操作方法-201710718931.9
- 李东燮 - 爱思开海力士有限公司
- 2017-08-21 - 2018-06-05 - G11C29/00
- 本发明涉及一种数据存储设备，其包括非易失性存储器装置和控制器，该控制器被配置成确定缺陷位线的一个或多个地址是否被包括在待被写入到非易失性存储器装置中的写入数据的地址或从非易失性存储器装置读取的读取数据的地址中，并且基于确定结果通过跳过缺陷位线来写入该写入数据或读取该读取数据。
- 错误处理方法、存储器储存装置与存储器控制电路单元-201410033480.1
- 颜鸿圣 - 群联电子股份有限公司
- 2014-01-23 - 2018-04-13 - G11C29/00
- 本发明提出一种错误处理方法、存储器储存装置与存储器控制电路单元。此方法包括取得对应一通道的完成事件；判断此完成事件是否为失败事件；若完成事件为失败事件，停止该通道的运作，并且对此通道所对应的计数值执行第一更新运算；若完成事件不是失败事件，维持第一通道所对应的计数值不变；以及处理完成事件。其中处理完成事件的步骤包括若完成事件为失败事件，对第一通道所对应的计数值执行第二更新运算；若计数值符合一临界条件时，恢复第一通道的运作。藉此，可以增加存取的效能。
- 感测放大器列冗余-201480012714.2
- C·郑 - 高通股份有限公司
- 2014-03-11 - 2018-04-13 - G11C29/00
- 一种存储器包括冗余感测放大器(315)和多个感测放大器对(302，305)。每个感测放大器对包括第一感测放大器(302)和第二感测放大器(305)。每个感测放大器对驱动一公共负载线(负载线[1,2,...,32])。该存储器被配置成使用单个冗余感测放大器实现列冗余，而不需要针对每个感测放大器的局部读线。
- 启动控制电路及包括其的半导体装置-201710244029.8
- 金容善;辛泰均 - 爱思开海力士有限公司
- 2017-04-14 - 2018-04-03 - G11C29/00
- 可以提供一种启动控制电路。启动控制电路可以包括熔丝阵列，该熔丝阵列包括一个或更多个正常熔丝和一个或更多个虚设熔丝。启动控制电路可以包括熔丝阵列控制器，其被配置为根据通过测试启动操作从一个或更多个虚设熔丝输出的测试熔丝数据与预期数据之间的比较结果来判断是否开始针对一个或更多个正常熔丝的正常启动操作。
- 专利分类
