[发明专利]增层线路板的制作方法有效
| 申请号: | 200810083536.9 | 申请日: | 2008-03-06 |
| 公开(公告)号: | CN101527266A | 公开(公告)日: | 2009-09-09 |
| 发明(设计)人: | 林文强;王家忠;陈振重 | 申请(专利权)人: | 钰桥半导体股份有限公司 |
| 主分类号: | H01L21/48 | 分类号: | H01L21/48 |
| 代理公司: | 长沙正奇专利事务所有限责任公司 | 代理人: | 何 为 |
| 地址: | 中国台湾台北*** | 国省代码: | 中国台湾;71 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | 一种增层线路板的制作方法,是先以光学微影及蚀刻方式制作一单层线路,以做为增层结构的电性连接垫,并于其接垫面以压合方式形成一具三层结构的电路板,接着于此第一增层线路结构上形成第二增层线路,并使原未图案化线路的金属层形成第三增层线路,成为一具图案化线路且电性导通的四层基板,并可进一步以该四层基板的上、下层分别做为增层结构的电性连接垫,亦或系作为置晶侧与球侧的完整线路。藉此,可有效改善超薄核层基板板弯翘问题及简化传统增层线路板的制作流程,有效降低成品板厚度及减少制作成本。 | ||
| 搜索关键词: | 线路板 制作方法 | ||
【主权项】:
1、一种增层线路板的制作方法,其特征在于:该方法至少包含下列步骤:(A)选择一包含一第一介电层、一第一金属层及一第二金属层的双面基板;(B)分别于该双面基板的第一、二金属层上各形成一第一、二阻层;(C)在该第一阻层上形成数个第一开口,显露其下的第一金属层;(D)移除该第一开口下方的第一金属层;(E)移除该第一阻层及该第二阻层,形成一具有作为电性连接垫的第一线路层;(F)于该第一线路层及该第一介电层上形成一第二介电层及一第三金属层,形成一三层结构的电路基板;(G)于该第三金属层与该第二介电层上形成数个第二开口,显露其下的第一线路层的第一面;(H)于数个第二开口中及该第一线路层与该第三金属层上形成一第四金属层;(I)分别于该第四、二金属层上各形成一第三、四阻层;(J)在该第三阻层上形成数个第三开口,显露其下的第四金属层;(K)移除该第三开口下方的第三金属层与第四金属层;(L)移除该第三阻层及该第四阻层,使该第三、四金属层形成一已图案化的第三线路层,至此完成一两层具图案化线路及电性连接的三层基板;(M)于该第三线路层及该第二介电层上再压合一第三介电层及一第五金属层;(N)分别于该第二金属层与该第一介电层上形成数个第四开口,显露其下已图案化的第一线路层的第二面,以及于该第五金属层与该第三介电层上形成数个第五开口,显露其下已图案化的第三线路层;(O)分别于数个第四开口中及该第二金属层上形成一第六金属层,以及于数个第五开口中及该第五金属层上形成一第七金属层;(P)分别于该第六、七金属层上各贴合一第五、六阻层;(Q)分别于该第五阻层上形成数个第六开口,显露其下的第六金属层,以及于该第六阻层上形成数个第七开口,显露其下的第七金属层;(R)分别移除该第六开口下方的第二金属层与第六金属层,以及移除该第七开口下方的第五金属层与第七金属层;(S)分别移除该第五阻层,以形成一已图案化的第二线路层,以及移除该第六阻层,以形成一已图案化的第四线路层。至此完成一四层具图案化线路及电性连接的四层基板,并选择直接进行步骤(T)或步骤(U);(T)进行一置晶侧与球侧线路层电性连接垫制作;以及(U)进行上、下两层的线路增层结构制作。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于钰桥半导体股份有限公司,未经钰桥半导体股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200810083536.9/,转载请声明来源钻瓜专利网。
- 上一篇:带测试头的插头及其生产工艺
- 下一篇:一种电动工具的无刷电机调速开关机构
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





