[发明专利]半导体集成电路器件及其制造方法

摘要

提供一种具有能够缓和因检查时的探测和组装的导线键合的机械的力学的压力而产生的应力的结构，作为能够应对利用微细工艺的大芯片化的晶片检查而必须具有的、能够应对探头检查时的低温检查、常温检查、高温检查、晶片·老化检查等的筛选或保证检查等的多次探头检查的半导体集成电路器件。该半导体集成电路器件包括：有源元件(100A)，层间绝缘膜，在有源元件的正上方形成的由第1金属层构成的第1金属图形及第2金属图形，在第1金属层的正上方形成的由第2金属层构成的第1总线(140)及第2总线(150)，和在第1总线及第2总线上设置的接触焊盘(304)。接触焊盘具有探头检查用区域(200a)和焊接用区域(304a)。

主权项

1、一种半导体集成电路器件，其特征在于，包括：在半导体基板上形成的集成化的有源元件，在上述有源元件之上形成的层间绝缘膜，在上述层间绝缘膜中由在上述有源元件的正上方形成的第1金属层构成的、作为上述有源元件的第1电极起作用的至少1个以上的第1金属图形，由上述第1金属层构成的、作为上述有源元件的第2电极起作用的至少1个以上的第2金属图形，在上述层间绝缘膜中由在上述第1金属层的正上方形成的第2金属层构成的、与上述至少1个以上的第1金属图形电连接的第1总线，由上述第2金属层构成的、与上述至少1个以上的第2金属图形电连接的第2总线，以及设置在上述第1总线及上述第2总线上的、至少1个以上的接触焊盘；上述接触焊盘具有探头检查用区域和焊接用区域。