[发明专利]鉴别被邀请加入组的潜在成员的方法有效
| 申请号： | 03122925.5 | 申请日： | 2003-04-24 |
| 公开（公告）号： | CN1453718A | 公开（公告）日： | 2003-11-05 |
| 发明（设计）人： | G·A·韦尔勒 | 申请（专利权）人： | 微软公司 |
| 主分类号： | G06F15/16 | 分类号： | G06F15/16;G06F12/14 |
| 代理公司： | 上海专利商标事务所 | 代理人： | 洪玲 |
| 地址： | 暂无信息 | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 揭示的是被邀请方获准进组的方法。已在该组中的邀请方和被邀请方共享保密密码，邀请方使用该密码生成邀请，然后将该邀请发出给被邀请方及鉴别器。鉴别器生成询问密钥及询问值并将询问值发送给被邀请方。使用密码及邀请中的信息，被邀请方重新生成询问密钥，用该询问密钥从询问值中导出响应值，并将响应值发送给鉴别器，鉴别器将该响应值与预期值对比，如果匹配，则知道被邀请方肯定已能重新生成该询问密钥。鉴别器相信该被邀请方肯定是邀请方发出邀请的对象，便允许被邀请方进入该组。 | ||
| 搜索关键词： | 鉴别 邀请 加入 潜在 成员 方法 | ||
【主权项】：
1、在有一特定组的计算环境中，该环境包括该组成员的一邀请方计算设备和一鉴别方计算设备，不是该组成员的被邀请方计算设备，且其中邀请方与被邀请方共享一加密密码，一种邀请方发出让被邀请方加入组的邀请的方法，该方法包括：基于共享保密密码生成第一私人加密密钥；生成与第一私人加密密钥相关的第一公开加密密钥；创建含有第一公开加密密钥的邀请；用邀请方的一私人加密密钥签署该邀请；以及使该邀请可由被邀请方和鉴别方访问。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于微软公司，未经微软公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/03122925.5/，转载请声明来源钻瓜专利网。
- 上一篇：高亲和性小分子C5a受体调节物
- 下一篇：预洗发的调理组合物
- 同类专利
- 一种基于FPGA的主从控制器数据同步方法-202310832066.6
- 梁少轩;莫得甫;戴华荣;殷雯;王舒琨 - 湖南福德电气有限公司;广东福德电子有限公司;株洲福德轨道交通研究院有限公司
- 2023-07-07 - 2023-10-27 - G06F15/167
- 本发明涉及一种基于FPGA的主从控制器同步方法，其中主、从控制器系统均含有CPU，FPGA，即主控制器系统CPU1，FPGA1,从控制器系统CPU2、FPGA2，以及分别提供给CPU1、CPU2写实时数据的BUF1、BUF2内存块，用于FPGA1发送数据的缓冲区FIFO①，接收数据的缓冲区FIFO①′,用于FPGA2发送数据的缓冲区FIFO②,接收数据的缓冲区FIFO②′，主向从控制器系统发送实时数据时，CPU1向BUF1中写数据，每个周期的T时刻发生一次BUF1中数据发往FPGA1FIFO①的事件，当FIFO①拥有数据时，将数据通过异步串口通信发送至FIFO②′，反之亦然。本发明用以解决现有同步方法中的不足之处并且契合实际工程。
- 数据处理方法、装置、计算机设备及存储介质-202211384449.3
- 吕效华;张兵全;孟祥丰;宋志诚;袁秦盟 - 腾讯科技（深圳）有限公司
- 2022-11-07 - 2023-10-27 - G06F15/16
- 本申请实施例公开了一种数据处理方法、装置、计算机设备及存储介质，属于计算机技术领域。该方法包括：响应于处理请求，获取二叉树，每个计算设备对应二叉树中的一个节点，每个节点具有第一权重和第二权重，第一权重为节点对应的计算设备的权重，第二权重为节点的左节点对应的计算设备的权重之和，计算设备的权重与计算设备的处理时延负相关；随机生成一个数值，在多个节点中确定第一权重和第二权重与数值满足目标条件的目标节点；将目标节点对应的计算设备确定为目标计算设备；向目标计算设备发送处理请求。基于二叉树中选取用于处理数据的目标计算设备，采用该方式便于选取到处理时延小的计算设备，从而提高数据处理的效率。
- 一种谐振陀螺惯导双处理器同步高速软件架构设计方法-202311210757.9
- 边洪瑞;杨松普;张海峰 - 中国船舶集团有限公司第七〇七研究所
- 2023-09-20 - 2023-10-27 - G06F15/16
- 本发明涉及一种谐振陀螺惯导双处理器同步高速软件架构设计方法，该方法利用ZYNQ的处理器0、处理器1作为运行平台，基于谐振陀螺惯导软件实现，谐振陀螺惯导完成信号采集和回路控制任务以及导航解算和接口通讯任务，根据任务的种类和解算的频率特性，采用双处理器架构设计将谐振陀螺惯导软件设计为两个应用程序，分别运行在ZYNQ的处理器0和处理器1上；采用共享内存的方法实现处理器0和处理器1之间信息的高速交互，并将交互的信息设计为含有报文头、报文尾和校验码的报文格式；通过核间中断的方法实现处理器0和处理器1之间信息的同步交互，从而保障谐振陀螺惯导软件的运算量大、频率高的要求，软件架构运行稳定可靠。
- 针对硬件加速器的数据传输调度-202280018536.9
- M·M·K·唐;彭瑞华;阮卓 - 微软技术许可有限责任公司
- 2022-02-23 - 2023-10-24 - G06F15/163
- 一种计算设备，包括处理器，处理器被配置为对包括多个处理区域的硬件加速器执行数据传输调度。执行数据传输调度可以包括接收多个数据传输指令，多个数据传输指令对向相应处理区域传输数据的请求进行编码。执行数据传输调度还可以包括标识在数据传输指令之间的多个传输路径冲突。执行数据传输调度还可以包括将数据传输指令分类为多个传输指令子集。在每个传输指令子集内，数据传输指令中没有具有传输路径冲突的数据传输指令。针对每个传输指令子集，执行数据传输调度还可以包括向硬件加速器传送被包括在该传输指令子集中的数据传输指令。数据传输指令可以在对应于传输指令子集的多个顺序数据传输阶段中被传送。
- 一种数据处理方法、主机及相关设备-202210336383.4
- 刘鸿彬 - 华为技术有限公司
- 2022-03-31 - 2023-10-24 - G06F15/167
- 一种数据处理方法、主机及相关设备，该方法应用于计算设备，该计算设备包括主机、内存和外设芯片，主机、内存和外设芯片通过总线耦合，该方法包括以下步骤：主机获取数据处理请求，数据处理请求包括下行数据，下行数据用于指示主机待向外设芯片发送的数据，主机将下行数据存储至内存，主机以直接内存访问DMA方式将下行数据拷贝至外设芯片，这样，外设芯片不再需要处理下行数据，而是交由主机进行处理，从而降低外设芯片的处理压力，提高外设芯片的处理带宽。
- 用于管理应用程序配置和相关联凭证的技术-201780051735.9
- 保罗·L·梅利尔;提摩西·E·尼可森;艾伦·比凯尔;布莱恩·戴尔 - 格林伊登美国控股有限责任公司
- 2017-06-29 - 2023-10-24 - G06F15/16
- 用于管理统一协作应用程序的应用程序配置和相关联凭证的技术包含集中式中心计算装置，所述集中式中心计算装置配置成安装基于云的应用程序的集成以及建立所述集成到统一协作应用程序的链接。为实现这一点，所述集中式中心计算装置配置成从用户接收所述集成的配置输入，将所述配置存储在所述集中式中心计算装置的输入应用程序配置数据库中，以及启用所述应用程序集成，使得可通过所述集中式中心计算装置在所述集成与所述统一协作应用程序之间建立通信信道。本文中描述了额外实施例。
- 一种多机通信方法及系统-202310786075.6
- 李昌泰;范海;杨振华;吕季 - 重庆赛力斯新能源汽车设计院有限公司
- 2023-06-29 - 2023-10-20 - G06F15/163
- 本申请涉及通信技术领域，提供了一种多机通信方法及系统。该系统包括主机、从机，主机包括第一仲裁线、第一输出通知线和第一接收通知线；从机包括第二仲裁线、第二接收通知线和第二输出通知线；第一仲裁线与第二仲裁线连接；第一输出通知线与第二接收通知线连接；第一接收通知线与第二输出通知线连接；该方法包括：将第一仲裁线、第二仲裁线均调整为低电平状态；在第一输出通知线上产生第一下降沿信号并传输至第二接收通知线；若检测到第二输出通知线传输的第二下降沿信号，则向接收端传输第一数据包，并接收接收端传输过来的第二数据包。本申请可实现多机之间的半双工、全双工通信，通信方式灵活多变、可靠性较高，且系统兼容性好。
- 基础设施管理系统和方法-202310402702.1
- K·A·玛雷;B·L·凯利 - 泛达公司
- 2023-04-14 - 2023-10-20 - G06F15/16
- 一种用于管理包括多个组件的电信或数据中心基础设施的系统，该系统可以包括：扫描仪和移动设备，该扫描仪用于扫描附接到基础设施的组件的唯一标识符，该移动设备可以包括处理器、存储机器可读指令的数据存储介质、通信单元、以及包括显示器的用户界面。该移动计算设备可以执行机器可读指令，以进行以下操作：(i)从该扫描仪接收与组件相关联的、经由扫描附接到组件的唯一标识符而获得的组件标识符，(ii)将该组件标识符与基础设施中的组件的位置相关联，(iii)在用户界面上显示与该组件的位置相关联的该组件标识符，并且(iv)经由通信单元将该组件的位置导出到管理解决方案，以用于管理基础设施中的组件。
- 数据组帧方法、装置、电子设备及存储介质-202311175571.4
- 刘伟;王洪良;卢圣才;牟奇;李仁刚 - 苏州浪潮智能科技有限公司
- 2023-09-13 - 2023-10-20 - G06F15/163
- 本申请提供了一种数据组帧方法、装置、电子设备及存储介质。所述方法包括：调用数据处理模块获取缓存于先入先出队列中的待组帧数据；将待组帧数据依次缓存于第一缓存单元和第二缓存单元；在数据处理模块与数据组帧模块握手的过程中，根据第一信号和第二信号，确定数据处理模块与数据组帧模块是否完成握手；第一信号为指示数据处理模块缓存的数据中有效单元个数的信号，第二信号为指示所述数据组帧模块所需有效单元个数的信号；响应于数据处理模块与数据组帧模块完成握手，从第一缓存单元和第二缓存单元内获取所需有效单元个数的待组帧数据，并发送给数据组帧模块进行数据组帧处理。本申请可以提高组帧数据传输时的带宽利用率及网络传输性能。
- 源芯片、目的芯片、数据传输方法及处理器系统-202011296358.5
- 梁岩;王文根 - 海光信息技术股份有限公司
- 2020-11-18 - 2023-10-20 - G06F15/163
- 本申请提供一种源芯片、目的芯片、数据传输方法及处理器系统，包括数据编码模块以及驱动器，数据编码模块与驱动器连接；数据编码模块用于接收串行数据，对串行数据进行编码得到编码数据，并将编码数据传输至驱动器，其中，编码数据的任意相邻两个数据之间均有跳变延；驱动器用于接收编码数据，并将编码数据发往对端的目的芯片，以使对端的目的芯片根据任意相邻两个数据之间均有跳变延的编码数据，将编码数据恢复成串行数据。通过对串行数据的编码，使得编码数据通过跳变延的变化携带有时钟信号，与现有技术中不携带时钟信号，需对端的芯片自适应时钟相比，降低了恢复时钟的难度，减小了数据传输的延迟。
- 用于隐私驱动的用户数据共享的认知框架-202280017119.2
- V·埃卡巴拉姆;H·巴帝;R·欣德;A·K·帕特拉;S·苏希亚 - 国际商业机器公司
- 2022-03-22 - 2023-10-17 - G06F15/16
- 处理器可被配置成执行包括计算数据集的收益对资源得分以及基于该收益对资源得分选择自动编码器架构的操作。自动编码器架构可以基于收益对资源得分来平衡最小化重构损失与最小化所需存储空间。由处理器执行的操作还可包括基于自动编码器架构用变换函数将数据集变换成变换后的数据，并将变换后的数据存储在用户空间中。
- 晶圆级处理器及其供电系统-202211581589.X
- 刘军;郝沁汾;缪富军 - 无锡芯光互连技术研究院有限公司
- 2022-12-09 - 2023-10-13 - G06F15/16
- 本发明公开了一种晶圆级处理器及其供电系统，涉及处理器领域，其技术方案要点是：括重构晶圆基板，重构晶圆基板包括重布线结构；重构晶圆基板上设置有连接区和功能区，功能区位于重构晶圆基板的中部，若干连接区分布于功能区的外周；功能区上均匀分布有若干功能簇；任意功能簇包括若干网络单元、一个外接电源模组和若干计算模组；若干计算模组环绕分布于外接电源模组的外周并设有多个，外接电源模组通过重布线结构与计算模组电耦合并为上述计算模组供电，外接电源模组还通过重布线结构与网络单元电耦合并为上述网络单元供电。其特点是芯片可灵活布局，丰富晶圆级处理器的功能。
- 处理器、数据读写方法、装置和存储介质-202210794058.2
- 李然月;孟平凡;刘杨;张钰勃 - 摩尔线程智能科技（北京）有限责任公司
- 2022-07-05 - 2023-10-13 - G06F15/167
- 本公开涉及一种处理器、数据读写方法、装置和存储介质。该处理器与主存连接，包括一个或多个缓存模块、一个或多个计算模块，缓存模块和计算模块通过总线连接，一个缓存模块中包括一个或多个第一缓存子模块和一个第二缓存子模块，计算模块用于：生成针对缓存模块的操作请求；缓存模块用于：在操作请求为读数据请求的情况下，响应于读数据请求，从第一缓存子模块、第二缓存子模块、主存、写数据请求的一种中读取读数据请求对应的第一目标数据；在操作请求为写数据请求的情况下，响应于写数据请求，向第二缓存子模块中写入写数据请求对应的第二目标数据。由此，可以降低总线的复杂度，使得处理器访问缓存的时延减小，同时提高了读写请求的吞吐量。
- 用于形成通用记录的系统和方法-201780068185.1
- A·德卡达斯;S·慕克吉 - 维萨国际服务协会
- 2017-11-02 - 2023-10-13 - G06F15/16
- 公开一种用于跟踪单个区块链中的多个类别的记录的方法，所述方法包括：由管理节点计算机从第一节点计算机接收对某一类别的类别标识符的请求，所述请求包含与所述第一节点计算机相关联的地址标识符；生成所述类别标识符；在所述类别标识符和所述地址标识符之间形成关联；从所述第一节点计算机接收数据元素，所述数据元素包含所述地址标识符、所述类别标识符和记录更新信息；验证所述类别标识符与所述地址标识符相关联；验证根据所述类别标识符准许所述记录更新信息；以及形成区块链的区块，所述区块包含所述数据元素。能够针对每一记录条目使用类别标识符以区分所述区块链内的类别。
- 一种飞控计算机高可靠芯片间通信设计方法-202310185185.7
- 陶一庚;寇鑫;刘永清;吕志武;毛晓丹 - 北京计算机技术及应用研究所
- 2023-03-01 - 2023-10-10 - G06F15/163
- 本发明涉及一种飞控计算机高可靠芯片间通信设计方法，属于通信领域。本发明通过在DSP和FPGA芯片间设计冗余EMIF接口，DSP芯片和FPGA芯片通过比较冗余接口上的数据是否一致，可以识别传输错误，部分传输错误可以通过冗余数据进行纠正，当数据错误无法纠正时能够通过中断方式将错误返回给EMIF接口主端DSP芯片，DSP芯片根据中断提示进行数据重传。本发明具备数据正确校验，数据传输完成后，可以判断数据是否传输正确；通过冗余EMIF接口，可以对部分出现错误的数据帧进行数据错误纠正；具备通信错误中断机制，发生错误后通过中断方式通知DSP芯片重新传输。
- 多核通信方法、装置、电子设备及存储介质-202210295783.5
- 李桂丁;肖翔 - 北京小米移动软件有限公司
- 2022-03-23 - 2023-10-03 - G06F15/163
- 本公开关于一种多核通信方法、装置、电子设备及存储介质，其中，方法应用于主控核，包括：接收远程核通过通信层发送的操作请求；其中，操作请求用于指示主控核对目标存储介质进行目标操作，远程核与主控核通过开放式非对称多处理框架OpenAMP的通信层进行通信连接；其中，目标存储介质为与主控核相连接的存储介质；根据操作请求，对目标存储介质进行目标操作。由此，在远程核无法直接访问目标存储介质的情况下，可以通过与主控核建立基于OpenAMP的通信层的通信连接，实现通过主控核访问目标存储介质。
- 一种基于RISC-V架构的LDPC编解码计算系统-202310808424.X
- 黄端;韩耀辉;邓家荷;张玲 - 中南大学
- 2023-07-04 - 2023-10-03 - G06F15/163
- 本发明公开了一种基于RISC‑V架构的LDPC编解码计算系统，包括RISC‑V处理器、LDPC编解码计算协处理器；RISC‑V处理器用于执行通用计算和指令，进行软件编程，实现灵活的功能变化；LDPC编解码计算协处理器用于接收来自RISC‑V处理器的自定义指令，根据指令译码确定指令功能，并使用不同的功能组件和计算单元，按照输入顺序对输入的信息进行LDPC编码、解码操作，同时配备了完备的校验模块，得到编码后的结果并进行存储处理，按照相应指令将计算结果返回给RISC‑V处理器，等待用户的使用。本发明通过自定义指令实现LDPC编解码计算协处理器和RISC‑V处理器的集成化。本发明系统效率高、功耗低。
- 音频数据传输方法、装置、芯片及计算机可读存储介质-202310734955.9
- 刘亮亮 - 南京芯驰半导体科技有限公司
- 2023-06-20 - 2023-10-03 - G06F15/163
- 本申请提供了一种音频数据传输方法、装置、芯片及计算机可读存储介质；方法包括：每个第一处理器核确定待接收音频数据的参数，并基于待接收音频数据的参数确定第一处理器核对应的第一虚拟声卡；第二处理器核基于待接收音频数据的播放信息从源音频数据中确定待接收音频数据，其中，播放信息由所述第一处理器核通过核间通信发送至所述第二处理器核，任意两个第一处理器核发送的待接收音频数据的播放信息均不相同，源音频数据由第二处理器核对应的一个物理声卡采集；第二处理器核向第一处理器核发送待接收音频数据在共享内存中的存储地址信息；第一处理器核对应的第一虚拟声卡基于存储地址信息获取待接收音频数据。
- 中央处理器CPU间数据传输的方法、装置及电子设备-202210295789.2
- 李桂丁;肖翔 - 北京小米移动软件有限公司
- 2022-03-23 - 2023-10-03 - G06F15/163
- 本公开提供了一种中央处理器CPU间数据传输的方法、装置及电子设备，涉及通信技术领域。具体步骤为：接收第一应用层发送的目标数据；根据预设的套接字Socket在内核中创建第一Socket通道；根据所述第一Socket通道将所述目标数据传输到预先设置的第一缓存空间中；确定目标CPU，并向所述目标CPU触发中断信号，以及接收所述目标CPU发送的激活信息并根据所述激活信息向所述目标CPU传输所述目标数据。本公开通过创建Socket通道，实现了根据激活信息判断是否可以向目标CPU发送所述目标数据，避免目标CPU中缓存不足导致无法承载所述目标数据，提高传输效率。
- 核间通信系统、方法、装置、设备、芯片及可读存储介质-202311124128.4
- 王慧;李德建;王喆;闫天瑜;曾林 - 北京智芯微电子科技有限公司
- 2023-09-01 - 2023-10-03 - G06F15/163
- 本发明公开了一种核间通信系统、方法、装置、设备、芯片及可读存储介质，所述系统包括共享内存设备，所述共享内存设备包括适用于N个端点内核的共享内存空间；其中：所述共享内存空间包括针对所述N个端点内核中的指定内核配置且所述指定内核可读写的指定端点内存区域；所述指定端点内存区域包括针对任一其他内核分配的索引存储队列；所述索引存储队列存储有目标位置索引；所述目标位置索引用于表示所述指定端点内存区域中目标数据块的位置，以指示所述任一其他内核从所述指定端点内存区域中读取所述目标数据块。由此能够实现多个端点内核之间的任意peer‑to‑peer的双向通信，并可以支持跨设备或者跨操作系统的通信。
- 基于国产处理器的四路服务器主板和服务器-202310581913.6
- 杨庆勉;童晨;谭燕华;杜凯;赵文豪;付云峰;田金科;代传光;唐淳淳;杨轶丰 - 上海华诚金锐信息技术有限公司
- 2023-05-23 - 2023-10-03 - G06F15/163
- 本发明公开了一种基于申威3231处理器的国产四路机架式服务器，属于国产服务器技术领域。包括服务器主板、内存模组、管理模组、硬盘模组、电源模组、风扇模组、机箱，所述服务器主板包括四颗申威3231处理器芯片，PCIE switch控制器，CPLD可编程逻辑器件，BMC管理单元，千兆网卡模块，SATA控制芯片，USB控制芯片。本发明服务器所用申威3231处理器，加强了服务器的自主可控性；处理器原生PCIE 4.0总线直接扩展PCIE通道，满足用户均衡扩展、异构计算的要求，改善了服务器的可扩展性和可用性；服务器监视管理单元加强了服务器的可管理性。
- 一种计算系统以及数据传输方法-202210295346.3
- 勾文进 - 华为技术有限公司
- 2022-03-24 - 2023-10-03 - G06F15/16
- 本申请实施例公开了一种计算系统以及数据传输方法，用于降低计算系统的通信时延。本申请实施例计算系统包括第一节点和第二节点，第一节点连接第一网卡，第一节点通过第一网卡连接至第二节点。第一节点包括多个第一处理器核，每个第一处理器核用于执行计算任务，根据计算任务生成第一数据，并将第一数据发送至第一网卡。第一网卡用于对多个第一处理器核发送的多个第一数据执行聚合操作，并将执行聚合操作后生成的数据通过第一网卡发送给第二节点。
- 用于多核SOC的应用通信系统、方法、设备及可读存储介质-202310595109.3
- 苏炎;韩浦江;张生魁;王宗磊;刘旭日 - 联合汽车电子有限公司
- 2023-05-25 - 2023-09-29 - G06F15/163
- 本发明涉及应用通信技术领域，公开了一种用于多核SOC的应用通信系统、方法、设备及可读存储介质，该系统通过应用接口适配层提供的应用接口接收第一应用发送的原始报文，使得第一应用对应的核心处理器根据原始报文得到核间传输数据，并通过核间数据适配层将核间传输数据发送至第二应用对应的核心处理器，使得第二应用对应的核心处理器根据核间传输数据生成响应报文，再通过应用接口将响应报文发送至第二应用，由于对不同应用程序的通信协议进行统一，打破了不同通信程序之间的通信壁垒，便于多核SOC的应用程序之间进行通信，使得应用程序之间通信的实时性和通信质量大大提高。
- 用于处理器的锁步控制装置和方法-202311092193.3
- 张志远;纪海涛;刘凌;吴向斌 - 英特尔（中国）研究中心有限公司
- 2023-08-28 - 2023-09-29 - G06F15/16
- 本申请提供了一种用于处理器的锁步控制装置和方法。提供了一种处理器，包括：两个处理器核，包括第一处理器核和作为冗余处理器核的第二处理器核；最后一级缓存LLC，被两个处理器核共享使用；以及锁步控制单元，被配置为：周期性地触发检查点中断，以指示每个处理器核将该处理器核在检查点处的运行数据保存到LLC和影子寄存器集合中，并且在确定两个处理器核的输出数据或地址不匹配的情况下触发回滚中断，以基于LLC和影子寄存器集合中所存储的运行数据将两个处理器核的运行数据恢复为两个处理器核在回滚中断之前的检查点处的运行数据。
- 基于GPU直接存储器访问的显示加速方法、装置及介质-202311104111.2
- 李通 - 西安芯云半导体技术有限公司
- 2023-08-30 - 2023-09-29 - G06F15/167
- 本发明实施例公开了一种基于GPU直接存储器访问的显示加速方法、装置及介质，该方法包括：CPU通过多个图形客户端窗口系统针对当前帧进行渲染，获得所述多个图形客户端窗口的渲染结果；CPU向GPU发送渲染指令并通过GPU加速将所述多个图形客户端窗口的渲染结果进行合成，获得合成结果，并存储到显存的第一存储空间；在存储到显存的第一存储空间后，CPU向GPU发送DMA请求；在存储到显存的第一存储空间后，CPU通过所述多个图形客户端窗口系统对下一帧进行渲染以及通过GPU加速将针对所述下一帧的渲染结果进行合成，获得所述下一帧的合成结果。通过该技术方案能够提高GPU系统的吞吐量并减少CPU的消耗。
- 路网约束下的空间自相关Spark并行计算方法-201911052465.0
- 常莉红;朱欣焰;佘冰;呙维 - 武汉大学
- 2019-10-31 - 2023-09-29 - G06F15/16
- 本发明公开了路网约束下的空间自相关Spark并行计算方法，包括步骤：(1)采用LineInfo描述道路网中各单条道路的道路信息；(2)excutor节点分别分割各单条道路；(3)excutor节点统计各线性单元的事件点总数；(4)各excutor节点根据网络拓扑结构，计算各线性单元的邻接线性单元；(5)在Driver节点，利用Spark的累加器实现空间自相关指数的计算。本发明基于Spark，设计了路网约束下空间自相关的Spark并行计算方法，该方法充分利用计算机的多核运算，提高了大规模数据量下空间运算的效率，可满足海量数据下的运算需求。
- 片间数据传输系统及片间数据传输方法-202310657156.6
- 张洁;周珏磊;王郁杰;王颖;王小航;韩银和 - 之江实验室;中国科学院计算技术研究所
- 2023-06-05 - 2023-09-26 - G06F15/163
- 本申请涉及一种片间数据传输系统及片间数据传输方法，该系统包括路由模块、流量控制电路和片间通道模块，所述路由模块包括发送路由和接收路由，所述流量控制电路分别与所述发送路由、所述接收路由连接，所述片间通道模块与所述流量控制电路连接；所述片间通道模块用于接收所述发送路由发送的数据段并转发至片外，以及接收所述片外的数据段并转发至所述接收路由；所述流量控制电路用于缓存所述数据段，并根据信用阈值控制所述接收路由接收的数据段的数量，保证了缓存空间的剩余可缓存数据段的数量及时被上游发送方所知，解决了相关技术中存在的流量控制机制对数据传输的控制不精确，导致丢失数据分组的问题。
- 运算装置、方法、多核智能处理器及多核异构智能处理器-202010770239.2
- 请求不公布姓名 - 中国科学院计算技术研究所
- 2020-08-03 - 2023-09-26 - G06F15/167
- 本公开提供了一种运算装置、方法、多核智能处理器及异构多核智能处理器，包括：存储单元、控制器单元和运算单元；所述存储单元，用于存储待运算数据；所述控制器单元，用于接收运算指令，并解析所述运算指令得到所述运算指令对应的待运算数据的地址和运算操作；所述运算单元，用于访问所述待运算数据的地址，获取所述待运算数据，基于所述待运算数据执行所述运算操作，得到运算结果，以及，对所述运算结果进行有限值量化，得到输出结果。可提高运算速度，降低功耗。
- 计算模块及计算装置-202222550002.0
- 李幸;郭露露;毛立虎 - 北京东远润兴科技有限公司
- 2022-09-23 - 2023-09-26 - G06F15/16
- 本实用新型公开了一种计算模块及计算装置，包括：CPU处理器、SRIO交换芯片、DSP处理单元、FPGA处理单元和以太网交换芯片,CPU处理器与SRIO交换芯片建立通讯连接，SRIO交换芯片与DSP处理单元建立通讯连接，DSP处理单元与FPGA处理单元建立通讯连接，DSP处理单元与以太网交换芯片建立通讯连接，通过CPU处理器基于不同并行性类型将析取得到的子任务分别划分到对应的SRIO交换芯片、DSP处理单元、FPGA处理单元和以太网交换芯片中进行计算量的处理，避免开发周期长、开发风险大和后期维护复杂的问题，通过FPGA处理单元对其他计算资源起到重构的作用，使得计算模块实现对计算资源的高效应用。
- 一种柑橘产业检测数据存储器-202310823616.8
- 欧燕林;刘朝军;毛新旭;王雅静;王浩 - 重庆市科学技术研究院
- 2023-07-06 - 2023-09-22 - G06F15/16
- 本发明提供一种柑橘产业检测数据存储器，包括保护外壳，所述保护外壳的内壁固定连接有两个U型承托条，所述U型承托条的顶部滑动连接有储存器本体，所述保护外壳的内壁开设有两个T型槽，两个T型槽的内壁均滑动连接有T型块，所述T型块的外壁固定连接有连接块。本发明通过级联模块将多个高速数据储存模块进行相互传输，并且通过多个高速数据储存模块进行分布式储存后，避免损坏后影响其他数据，同时BBU模块能够在外部供电失效的情况下，提供后备电源支持，以保证存储数据的安全性，并且通过物联网模块与主控模块上传到云服务器内，再次进行储存，并且可客户端通过网络与云服务器之间进行配对连接，将数据进行导出与查看。
- 专利分类
