“G06F15/163”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果874个，建议您升级VIP下载更多相关专利

[发明专利]针对硬件加速器的数据传输调度-CN202280018536.9在审
发明人： M·M·K·唐;彭瑞华;阮卓 -专利权人：微软技术许可有限责任公司
申请日： 2022-02-23 - 公布日： 2023-10-24 - 主分类号： G06F15/163 文献下载
摘要：一种计算设备，包括处理器，处理器被配置为对包括多个处理区域的硬件加速器执行数据传输调度。执行数据传输调度可以包括接收多个数据传输指令，多个数据传输指令对向相应处理区域传输数据的请求进行编码。执行数据传输调度还可以包括标识在数据传输指令之间的多个传输路径冲突。执行数据传输调度还可以包括将数据传输指令分类为多个传输指令子集。在每个传输指令子集内，数据传输指令中没有具有传输路径冲突的数据传输指令。针对每个传输指令子集，执行数据传输调度还可以包括向硬件加速器传送被包括在该传输指令子集中的数据传输指令。数据传输指令可以在对应于传输指令子集的多个顺序数据传输阶段中被传送。
针对硬件加速器数据传输调度

[发明专利]一种多机通信方法及系统-CN202310786075.6在审
发明人：李昌泰;范海;杨振华;吕季 -专利权人：重庆赛力斯新能源汽车设计院有限公司
申请日： 2023-06-29 - 公布日： 2023-10-20 - 主分类号： G06F15/163 文献下载
摘要：本申请涉及通信技术领域，提供了一种多机通信方法及系统。该系统包括主机、从机，主机包括第一仲裁线、第一输出通知线和第一接收通知线；从机包括第二仲裁线、第二接收通知线和第二输出通知线；第一仲裁线与第二仲裁线连接；第一输出通知线与第二接收通知线连接；第一接收通知线与第二输出通知线连接；该方法包括：将第一仲裁线、第二仲裁线均调整为低电平状态；在第一输出通知线上产生第一下降沿信号并传输至第二接收通知线；若检测到第二输出通知线传输的第二下降沿信号，则向接收端传输第一数据包，并接收接收端传输过来的第二数据包。本申请可实现多机之间的半双工、全双工通信，通信方式灵活多变、可靠性较高，且系统兼容性好。
一种通信方法系统

[发明专利]数据组帧方法、装置、电子设备及存储介质-CN202311175571.4在审
发明人：刘伟;王洪良;卢圣才;牟奇;李仁刚 -专利权人：苏州浪潮智能科技有限公司
申请日： 2023-09-13 - 公布日： 2023-10-20 - 主分类号： G06F15/163 文献下载
摘要：本申请提供了一种数据组帧方法、装置、电子设备及存储介质。所述方法包括：调用数据处理模块获取缓存于先入先出队列中的待组帧数据；将待组帧数据依次缓存于第一缓存单元和第二缓存单元；在数据处理模块与数据组帧模块握手的过程中，根据第一信号和第二信号，确定数据处理模块与数据组帧模块是否完成握手；第一信号为指示数据处理模块缓存的数据中有效单元个数的信号，第二信号为指示所述数据组帧模块所需有效单元个数的信号；响应于数据处理模块与数据组帧模块完成握手，从第一缓存单元和第二缓存单元内获取所需有效单元个数的待组帧数据，并发送给数据组帧模块进行数据组帧处理。本申请可以提高组帧数据传输时的带宽利用率及网络传输性能。
数据方法装置电子设备存储介质

[发明专利]源芯片、目的芯片、数据传输方法及处理器系统-CN202011296358.5有效
发明人：梁岩;王文根 -专利权人：海光信息技术股份有限公司
申请日： 2020-11-18 - 公布日： 2023-10-20 - 主分类号： G06F15/163 文献下载
摘要：本申请提供一种源芯片、目的芯片、数据传输方法及处理器系统，包括数据编码模块以及驱动器，数据编码模块与驱动器连接；数据编码模块用于接收串行数据，对串行数据进行编码得到编码数据，并将编码数据传输至驱动器，其中，编码数据的任意相邻两个数据之间均有跳变延；驱动器用于接收编码数据，并将编码数据发往对端的目的芯片，以使对端的目的芯片根据任意相邻两个数据之间均有跳变延的编码数据，将编码数据恢复成串行数据。通过对串行数据的编码，使得编码数据通过跳变延的变化携带有时钟信号，与现有技术中不携带时钟信号，需对端的芯片自适应时钟相比，降低了恢复时钟的难度，减小了数据传输的延迟。
芯片目的数据传输方法处理器系统

[发明专利]一种飞控计算机高可靠芯片间通信设计方法-CN202310185185.7在审
发明人：陶一庚;寇鑫;刘永清;吕志武;毛晓丹 -专利权人：北京计算机技术及应用研究所
申请日： 2023-03-01 - 公布日： 2023-10-10 - 主分类号： G06F15/163 文献下载
摘要：本发明涉及一种飞控计算机高可靠芯片间通信设计方法，属于通信领域。本发明通过在DSP和FPGA芯片间设计冗余EMIF接口，DSP芯片和FPGA芯片通过比较冗余接口上的数据是否一致，可以识别传输错误，部分传输错误可以通过冗余数据进行纠正，当数据错误无法纠正时能够通过中断方式将错误返回给EMIF接口主端DSP芯片，DSP芯片根据中断提示进行数据重传。本发明具备数据正确校验，数据传输完成后，可以判断数据是否传输正确；通过冗余EMIF接口，可以对部分出现错误的数据帧进行数据错误纠正；具备通信错误中断机制，发生错误后通过中断方式通知DSP芯片重新传输。
一种计算机可靠芯片通信设计方法

[发明专利]多核通信方法、装置、电子设备及存储介质-CN202210295783.5在审
发明人：李桂丁;肖翔 -专利权人：北京小米移动软件有限公司
申请日： 2022-03-23 - 公布日： 2023-10-03 - 主分类号： G06F15/163 文献下载
摘要：本公开关于一种多核通信方法、装置、电子设备及存储介质，其中，方法应用于主控核，包括：接收远程核通过通信层发送的操作请求；其中，操作请求用于指示主控核对目标存储介质进行目标操作，远程核与主控核通过开放式非对称多处理框架OpenAMP的通信层进行通信连接；其中，目标存储介质为与主控核相连接的存储介质；根据操作请求，对目标存储介质进行目标操作。由此，在远程核无法直接访问目标存储介质的情况下，可以通过与主控核建立基于OpenAMP的通信层的通信连接，实现通过主控核访问目标存储介质。
多核通信方法装置电子设备存储介质

[发明专利]一种基于RISC-V架构的LDPC编解码计算系统-CN202310808424.X在审
发明人：黄端;韩耀辉;邓家荷;张玲 -专利权人：中南大学
申请日： 2023-07-04 - 公布日： 2023-10-03 - 主分类号： G06F15/163 文献下载
摘要：本发明公开了一种基于RISC‑V架构的LDPC编解码计算系统，包括RISC‑V处理器、LDPC编解码计算协处理器；RISC‑V处理器用于执行通用计算和指令，进行软件编程，实现灵活的功能变化；LDPC编解码计算协处理器用于接收来自RISC‑V处理器的自定义指令，根据指令译码确定指令功能，并使用不同的功能组件和计算单元，按照输入顺序对输入的信息进行LDPC编码、解码操作，同时配备了完备的校验模块，得到编码后的结果并进行存储处理，按照相应指令将计算结果返回给RISC‑V处理器，等待用户的使用。本发明通过自定义指令实现LDPC编解码计算协处理器和RISC‑V处理器的集成化。本发明系统效率高、功耗低。
一种基于 risc 架构 ldpc 解码计算系统

[发明专利]音频数据传输方法、装置、芯片及计算机可读存储介质-CN202310734955.9在审
发明人：刘亮亮 -专利权人：南京芯驰半导体科技有限公司
申请日： 2023-06-20 - 公布日： 2023-10-03 - 主分类号： G06F15/163 文献下载
摘要：本申请提供了一种音频数据传输方法、装置、芯片及计算机可读存储介质；方法包括：每个第一处理器核确定待接收音频数据的参数，并基于待接收音频数据的参数确定第一处理器核对应的第一虚拟声卡；第二处理器核基于待接收音频数据的播放信息从源音频数据中确定待接收音频数据，其中，播放信息由所述第一处理器核通过核间通信发送至所述第二处理器核，任意两个第一处理器核发送的待接收音频数据的播放信息均不相同，源音频数据由第二处理器核对应的一个物理声卡采集；第二处理器核向第一处理器核发送待接收音频数据在共享内存中的存储地址信息；第一处理器核对应的第一虚拟声卡基于存储地址信息获取待接收音频数据。
音频数据传输方法装置芯片计算机可读存储介质

[发明专利]中央处理器CPU间数据传输的方法、装置及电子设备-CN202210295789.2在审
发明人：李桂丁;肖翔 -专利权人：北京小米移动软件有限公司
申请日： 2022-03-23 - 公布日： 2023-10-03 - 主分类号： G06F15/163 文献下载
摘要：本公开提供了一种中央处理器CPU间数据传输的方法、装置及电子设备，涉及通信技术领域。具体步骤为：接收第一应用层发送的目标数据；根据预设的套接字Socket在内核中创建第一Socket通道；根据所述第一Socket通道将所述目标数据传输到预先设置的第一缓存空间中；确定目标CPU，并向所述目标CPU触发中断信号，以及接收所述目标CPU发送的激活信息并根据所述激活信息向所述目标CPU传输所述目标数据。本公开通过创建Socket通道，实现了根据激活信息判断是否可以向目标CPU发送所述目标数据，避免目标CPU中缓存不足导致无法承载所述目标数据，提高传输效率。
中央处理器 cpu 数据传输方法装置电子设备

[发明专利]核间通信系统、方法、装置、设备、芯片及可读存储介质-CN202311124128.4在审
发明人：王慧;李德建;王喆;闫天瑜;曾林 -专利权人：北京智芯微电子科技有限公司
申请日： 2023-09-01 - 公布日： 2023-10-03 - 主分类号： G06F15/163 文献下载
摘要：本发明公开了一种核间通信系统、方法、装置、设备、芯片及可读存储介质，所述系统包括共享内存设备，所述共享内存设备包括适用于N个端点内核的共享内存空间；其中：所述共享内存空间包括针对所述N个端点内核中的指定内核配置且所述指定内核可读写的指定端点内存区域；所述指定端点内存区域包括针对任一其他内核分配的索引存储队列；所述索引存储队列存储有目标位置索引；所述目标位置索引用于表示所述指定端点内存区域中目标数据块的位置，以指示所述任一其他内核从所述指定端点内存区域中读取所述目标数据块。由此能够实现多个端点内核之间的任意peer‑to‑peer的双向通信，并可以支持跨设备或者跨操作系统的通信。
通信系统方法装置设备芯片可读存储介质

[发明专利]基于国产处理器的四路服务器主板和服务器-CN202310581913.6在审
发明人：杨庆勉;童晨;谭燕华;杜凯;赵文豪;付云峰;田金科;代传光;唐淳淳;杨轶丰 -专利权人：上海华诚金锐信息技术有限公司
申请日： 2023-05-23 - 公布日： 2023-10-03 - 主分类号： G06F15/163 文献下载
摘要：本发明公开了一种基于申威3231处理器的国产四路机架式服务器，属于国产服务器技术领域。包括服务器主板、内存模组、管理模组、硬盘模组、电源模组、风扇模组、机箱，所述服务器主板包括四颗申威3231处理器芯片，PCIE switch控制器，CPLD可编程逻辑器件，BMC管理单元，千兆网卡模块，SATA控制芯片，USB控制芯片。本发明服务器所用申威3231处理器，加强了服务器的自主可控性；处理器原生PCIE 4.0总线直接扩展PCIE通道，满足用户均衡扩展、异构计算的要求，改善了服务器的可扩展性和可用性；服务器监视管理单元加强了服务器的可管理性。
基于国产处理器四路服务器主板

[发明专利]用于多核SOC的应用通信系统、方法、设备及可读存储介质-CN202310595109.3在审
发明人：苏炎;韩浦江;张生魁;王宗磊;刘旭日 -专利权人：联合汽车电子有限公司
申请日： 2023-05-25 - 公布日： 2023-09-29 - 主分类号： G06F15/163 文献下载
摘要：本发明涉及应用通信技术领域，公开了一种用于多核SOC的应用通信系统、方法、设备及可读存储介质，该系统通过应用接口适配层提供的应用接口接收第一应用发送的原始报文，使得第一应用对应的核心处理器根据原始报文得到核间传输数据，并通过核间数据适配层将核间传输数据发送至第二应用对应的核心处理器，使得第二应用对应的核心处理器根据核间传输数据生成响应报文，再通过应用接口将响应报文发送至第二应用，由于对不同应用程序的通信协议进行统一，打破了不同通信程序之间的通信壁垒，便于多核SOC的应用程序之间进行通信，使得应用程序之间通信的实时性和通信质量大大提高。
用于多核 soc 应用通信系统方法设备可读存储介质

[发明专利]片间数据传输系统及片间数据传输方法-CN202310657156.6在审
发明人：张洁;周珏磊;王郁杰;王颖;王小航;韩银和 -专利权人：之江实验室;中国科学院计算技术研究所
申请日： 2023-06-05 - 公布日： 2023-09-26 - 主分类号： G06F15/163 文献下载
摘要：本申请涉及一种片间数据传输系统及片间数据传输方法，该系统包括路由模块、流量控制电路和片间通道模块，所述路由模块包括发送路由和接收路由，所述流量控制电路分别与所述发送路由、所述接收路由连接，所述片间通道模块与所述流量控制电路连接；所述片间通道模块用于接收所述发送路由发送的数据段并转发至片外，以及接收所述片外的数据段并转发至所述接收路由；所述流量控制电路用于缓存所述数据段，并根据信用阈值控制所述接收路由接收的数据段的数量，保证了缓存空间的剩余可缓存数据段的数量及时被上游发送方所知，解决了相关技术中存在的流量控制机制对数据传输的控制不精确，导致丢失数据分组的问题。
数据传输系统方法

[发明专利]数据安全传输通路建立方法、装置及相关设备-CN202310724127.7在审
发明人：刘亚飞;刘子行;应志伟 -专利权人：海光信息技术股份有限公司
申请日： 2023-06-15 - 公布日： 2023-09-19 - 主分类号： G06F15/163 文献下载
摘要：本发明实施例提供一种数据安全传输通路建立方法、装置及相关设备，其中，所述方法应用于安全处理器，包括：获取包括待绑定虚拟机的地址空间标志和待绑定设备标志的绑定请求；当根据待绑定虚拟机的地址空间标志确定待绑定虚拟机为安全虚拟机时，建立安全处理器与待绑定设备标志对应的设备之间的地址空间标志传输通路，以将安全虚拟机的地址空间标志写入到设备，绑定安全虚拟机和设备。本发明实施例所提供的技术方案，通过利用安全处理器建立与需要和安全虚拟机绑定的设备之间的地址空间标志传输通路，以将安全虚拟机的地址空间标志设置到设备中，可以利用地址空间标志传输通路在可以保证数据和计算的安全性的基础上，提升设备进行数据处理的效率。
数据安全传输通路建立方法装置相关设备

[发明专利]用于芯粒互联接口的数据传输方法及芯粒互联接口-CN202310802966.6在审
发明人：梁岩 -专利权人：海光信息技术股份有限公司
申请日： 2023-06-30 - 公布日： 2023-09-19 - 主分类号： G06F15/163 文献下载
摘要：本公开的实施例提供用于芯粒互联接口的数据传输方法及芯粒互联接口。数据传输方法应用于接收端，该方法包括：接收N个数据信号和第一时钟信号，第一时钟信号的周期数量有限，N个数据信号中的每个数据信号的周期数量小于或等于第一时钟信号的周期数量，N为正整数；根据第一时钟信号，定位N个数据信号中的数据的开始位置，并获取N个数据信号中的数据。采用本实施例所提供的方法，接收端使用第一时钟信号来获取数据信号中的数据，而不是使用有效标志位，从而无需预先进行时钟到数据对齐训练，并且还能够实时对齐。
用于芯粒互联接数据传输方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 874 条