[发明专利]降低存储器访问等待时间的存储器访问调度方法和装置有效
| 申请号： | 02819006.8 | 申请日： | 2002-09-27 |
| 公开（公告）号： | CN1735869A | 公开（公告）日： | 2006-02-15 |
| 发明（设计）人： | 兰迪·奥斯本;纳吉·阿布伦宁;瓦姆西·马达瓦拉普;罗摩克里希纳·哈加德黑里;迈克尔·克罗克 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | G06F12/10 | 分类号： | G06F12/10;G06F13/16 |
| 代理公司： | 北京东方亿思知识产权代理有限责任公司 | 代理人： | 王怡 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种包括存储器控制器的设备。存储器控制器被连接到读请求队列。命令队列被耦合到存储器控制器。存储器页表被连接到存储器控制器。存储器页表具有许多页表条目。存储器页历史表被连接到存储器控制器。存储器历史表具有许多页历史表条目。预先计算的查找表被连接到存储器控制器。存储器控制器包括降低存储器访问等待时间的存储器调度过程。 | ||
| 搜索关键词： | 降低 存储器 访问 等待时间 调度 方法 装置 | ||
【主权项】：
1.一种装置，包括：存储器控制器，具有用于降低存储器访问等待时间和提高带宽的调度装置。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/02819006.8/，转载请声明来源钻瓜专利网。
- 上一篇：指向气象风向仪的波束的方法和设备
- 下一篇：图形显示控制装置和程序
- 同类专利
- 存储空间管理方法和装置-201410175822.3
- 张立新;张广飞;陈凯;侯锐 - 华为技术有限公司;中国科学院计算技术研究所
- 2014-04-28 - 2015-11-25 - G06F12/10
- 本发明实施例提供一种存储空间管理方法和装置，通过获取存储空间中每个存储单元中存储的数据的最近使用时间以及数据的优先级，根据存储空间中每个存储单元中存储的数据的最近使用时间以及数据的优先级确定待释放的存储空间，由于，在确定待释放的存储空间的过程中，不仅考虑了数据的最近使用时间，同时，还结合了数据的优先级，数据的优先级用于表示数据的重要程度，使得重要数据能够区别于其他数据，相对于其他数据能够相对较长的时间保存在存储空间中，从而，使得存储空间的利用更加合理，提高存储空间的利用率。
- 具有地址转换探测的处理装置和方法-201380071074.8
- 莉萨·徐;努万·贾亚塞纳;安德鲁·凯格尔;布拉德福德·M·贝克曼 - 超威半导体公司
- 2013-12-17 - 2015-09-23 - G06F12/10
- 本发明提供一种数据处理装置，所述装置采用与各自的处理器相关联的多个转换后备缓冲器(TLB)，所述TLB被配置来存储由所述处理器共用的存储器页表的选择地址转换。配置所述处理装置使得当处理器请求地址转换而在与这个处理器相关联的TLB中没找到所述地址转换时，针对所请求的地址转换探测另一个TLB。针对另一TLB的探测可以发生在对所请求的地址的页表的查询之前，或者查询可以与所述探测同时开始。在所述探测成功找到所述请求的地址转换的情况下，可以避免或停止所述页表查询。
- 一种扩展存储器访问空间的方法-201410737394.9
- 陈颖图;林清;王爱林;张琰;曹彦荣;张锐 - 中国航空工业集团公司第六三一研究所
- 2014-12-05 - 2015-09-02 - G06F12/10
- 本发明是一种扩展存储器访问空间的方法，包括以下步骤：1)通过IFC_CSO访问外部FLASH存储器；2)判断访问FLASH的高端空间还是低端空间，若访问高端空间，则进行步骤3)；若访问低端空间，则进行步骤4)；3)判断是访问FLASH的最高端空间还是较高端空间，如果访问最高端空间，则进行步骤3.1)；若访问较高端空间，则进行步骤3.5)；3.1)写FPGA内地址空间选择寄存器D1＝1，D0＝1；3.2)FPGA将FLASH高位地址A25输出为1，A24输出为1；3.3)对IFC_CSO进行读/写操作；3.4)访问到FLASH最高端空间；3.5)写FPGA内地址空间选择寄存器D1＝1，D0＝0；本发明采用CPLD或FPGA和软件共同实现，无须增加任何外围扩展电路，可节约研发成本；适用于FLASH、EPROM、EEPROM、SRAM、DPRAM、NVRAM等多种存储器访问的扩展。
- 使用虚拟地址到物理地址跨页缓冲器的推测性寻址-201380066209.1
- 苏雷什·K·文库马汉提;屠嘉晋;菲利普·M·琼斯 - 高通股份有限公司
- 2013-12-20 - 2015-08-26 - G06F12/10
- 本发明提供一种方法，其包含接收将由处理器执行的指令。所述方法进一步包含在包含一或多个条目的跨页缓冲器中执行查找来确定所述指令是否具有在所述跨页缓冲器中的条目。所述条目中的每一个包含物理地址。所述方法进一步包含当所述跨页缓冲器具有在所述跨页缓冲器中的所述条目时从在所述跨页缓冲器中的所述条目检索特定物理地址。
- 用于更新远程处理节点中的地址转换数据结构的转换管理指令-201380064530.6
- A.J.穆夫;P.E.沙特;R.A.希勒;M.R.图布斯 - 国际商业机器公司
- 2013-11-28 - 2015-08-19 - G06F12/10
- 在多节点数据处理系统中使用转换管理指令来便利分布在整个这样系统的地址转换数据结构的远程管理。因此，在多处理节点共同地处理负载的多节点数据处理系统中，这种节点的地址转换数据结构可以被共同地管理从而最小化转换未命中以及通常与之相关的性能损失。
- 减少异构计算系统中的冷TLB未命中-201380051163.6
- 米瑟尔-麦托·帕帕杜普洛;丽萨·R·许;安德鲁·G·克格尔;杰伊-阿森纳·S·努万;布拉德福德·M·贝克曼;史蒂文·K·莱因哈特 - 超威半导体公司
- 2013-09-20 - 2015-06-10 - G06F12/10
- 本发明提供了用于避免计算机系统中的冷转换后备缓冲器(TLB)未命中的方法和装置。一种典型的系统被配置为具有共享公用存储器地址空间的至少一个中央处理单元(CPU)和一个或多个图形处理单元(GPU)的异构计算系统。每个处理单元(CPU和GPU)均具有独立的TLB。当将任务从特定的CPU卸载到特定的GPU时，转换信息与任务分配一起发送。所述转换信息允许所述GPU在执行所述任务之前将地址转换数据加载到与所述一个或多个GPU相关联的TLB中。预加载所述GPU的TLB减少或避免在不具有本公开提供的益处的情况下可能以其它方式发生的冷TLB未命中。
- 一种虚拟系统中域管理方法和装置-201510024180.1
- 常利民;蔡志峰;程炽文;丁波 - 杭州华三通信技术有限公司
- 2015-01-19 - 2015-05-13 - G06F12/10
- 本发明提供了一种虚拟系统中域管理方法，该方法包括：当服务器确定任一VM需要中断注入时，通过VMM域中的物理CPU向为该VM创建的虚拟CPU绑定的物理CPU发送核间中断信号，使为该VM创建的虚拟CPU进行相应的中断注入处理。基于同样的发明构思，本申请还提出一种虚拟系统中域管理装置，能够减少VMM和VM之间频繁上下文的切换，提高了系统虚拟化的效率。
- 管理处理系统中的页表条目-201380028551.2
- A.J.拜贝尔;M.K.格施温德 - 国际商业机器公司
- 2013-05-21 - 2015-01-28 - G06F12/10
- 一种方法，包括：通过处理器标识用于将虚拟地址转换为主存储地址的页表的第一页表条目(PTE)，所述页表包括与第二页表条目连续的第二页表条目；用处理器确定所述第一PTE是否可以与第二PTE结合，所述确定基于主存储的各个页为连续的；以及在页表中设置标记，所述标记用于指示由第一PTE和第二PTE所标识的主存储页是连续的。
- 页面内容共享的方法及装置-201310186233.0
- 陈荔城;张立新;陈明宇;阮元 - 华为技术有限公司;中国科学院计算技术研究所
- 2013-05-17 - 2014-11-26 - G06F12/10
- 本发明提供一种页面内容共享的方法及装置，其中，所述方法包括：对于第一物理页面和第二物理页面，读取所述第一物理页面的第一E-hash值、第二物理页面的第二E-hash值；判断所述第一E-hash值和所述第二E-hash值是否相同；如果所述第一E-hash值和所述第二E-hash值相同，则判断所述第一物理页面和第二物理页面的页面内容是否相同；若所述第一物理页面和第二物理页面的页面内容相同，则将所述第一物理页面和所述第二物理页面的页面内容共享。上述方法解决了现有技术中后台线程计算Hash值的过程中干扰其他应用和虚拟机运行，导致服务器性能下降的问题。
- 芯片逻辑地址到物理地址的转换方法和装置-201410425355.5
- 黄红伟;刘抒;金小英;夏兰;廖炳隆 - 上海华虹宏力半导体制造有限公司
- 2014-08-26 - 2014-11-19 - G06F12/10
- 一种芯片逻辑地址到物理地址的转换方法和装置，其中，方法包括：在芯片上选取失效区域；破坏失效区域；检测失效区域，获取失效区域中失效位存储单元的逻辑地址；根据预设的逻辑地址到物理地址的转换关系，得到失效位存储单元的逻辑地址对应的理论物理地址；对芯片作物理失效分析，将失效位存储单元的理论物理地址与失效区域的实际位置进行比较，得到理论物理地址到实际位置的偏移值；根据偏移值，得到芯片的逻辑地址到物理地址的转换关系。通过所述方法和装置，可以解决现有技术中逻辑地址到实际物理地址效率低下以及存在转换出错的问题。
- 用于对到物理标记的数据高速缓存的业务进行滤波的方法-201380004686.5
- 罗伯特·D·克兰西;詹姆斯·诺里斯·迪芬德尔费尔;托马斯·菲利普·施派尔 - 高通股份有限公司
- 2013-01-17 - 2014-09-03 - G06F12/10
- 本发明揭示数据高速缓存的实施例，其实质性减少对所述数据高速缓存的物理标记的标记阵列的存取次数。总的来说，所述数据高速缓存包含存储数据元素的数据阵列、物理标记的标记阵列和虚拟标记的标记阵列。在一个实施例中，所述虚拟标记的标记阵列接收虚拟地址。如果在所述虚拟标记的标记阵列中存在对于所述虚拟地址的匹配，那么所述虚拟标记的标记阵列向所述数据阵列输出针对所述虚拟地址在所述虚拟标记的标记阵列中存储的道。此外，在一个实施例中，所述虚拟标记的标记阵列停用所述物理标记的标记阵列。使用所述虚拟标记的标记阵列输出的所述道，寻址所述数据阵列中的期望数据元素。
- 一种混合内存的迁移方法及系统-201410127420.6
- 陈岚;覃力;郝晓冉 - 中国科学院微电子研究所
- 2014-03-31 - 2014-07-09 - G06F12/10
- 本发明提供了一种混合内存的迁移方法，用于PRAM与DRAM间的迁移，包括：迁移正在进行时，判断当前来访地址是否属于迁移页面；若是，中断当前来访地址的访存，直到完成迁移页面的迁移后再完成被中断的访存；否则，中断迁移页面的迁移，优先完成当前地址的访存后再继续被中断的迁移。该方法避免频繁迁移而造成的访存阻塞问题，降低访存的平均响应时间，从整体上提高存储器系统的性能。
- 高速缓存一致性计算机系统中未缓存的短地址转换表-201280054058.3
- 林奕林 - 华为技术有限公司
- 2012-11-02 - 2014-07-02 - G06F12/10
- 一种网络单元，包括处理器和耦接到所述处理器的随机存取存储器(RAM)组件，其中，所述RAM组件包括内存管理单元(MMU)和数据RAM，所述MMU包括用于将从所述处理器接收到的虚拟内存地址转换为物理内存地址的完整页面地址表，所述完整页面地址表大体上是静态的。
- 数据处理系统中访问数据的方法以及电路安排-201310628908.2
- J.R.库塞尔;M.G.库普弗施密特;P.E.沙特;R.A.希勒 - 国际商业机器公司
- 2013-11-29 - 2014-06-18 - G06F12/10
- 一种方法和电路安排根据存储在存储器地址转换数据结构（如有效到真实地址转换（ERAT）或转换后备缓冲器（TLB））中的一种或多种搅和相关页面属性，有选择地搅和与处理单元耦合的一个或多个级别的高速缓冲存储器中的数据。例如，存储器地址转换数据结构可以结合存储器页面中的数据的存储器访问请求来访问，以便该数据结构中与存储器页面相关的属性可以用于控制是否搅和数据，以及如果是的话，如何与处理存储器访问请求相关地将数据格式化。
- 具有保护模式以防止I/O装置进行存储器访问的输入/输出存储器管理单元-201280046643.9
- 安德鲁·G·凯格尔;罗纳德·佩雷斯;黄伟 - 超威半导体公司
- 2012-09-24 - 2014-06-04 - G06F12/10
- 一种存储器管理单元被配置成从多个I/O装置接收对存储器访问的请求。所述存储器管理单元实施保护模式，其中所述单元通过将存储器访问请求（从所述I/O装置）映射至同一组存储器地址转换数据而防止所述多个I/O装置进行存储器访问。当所述存储器管理单元不处于所述保护模式中时，所述单元将存储器访问请求从所述多个I/O装置映射至不同的各个组的存储器地址转换数据。因此，所述存储器管理单元可使用比通常所需的更少的地址转换表（例如，无）保护存储器免于被I/O装置访问。
- 用于在支持共享虚拟存储器的异构计算系统中的TLB关闭的方法和装置-201280031876.1
- R·M·桑卡兰;A·考克;P·兰兹;A·K·马里克;J·B·克罗斯兰;A·纳瓦勒;G·尼格;A·V·安德森 - 英特尔公司
- 2012-07-24 - 2014-05-28 - G06F12/10
- 公开了用于在多核系统中的共享虚拟存储器的异构设备的有效的TLB(转换后备缓冲器)关闭的方法和装置。用于有效的TLB关闭的装置的实施例可以包括：TLB，用于存储虚拟地址转换条目；以及与所述TLB耦合的存储器管理单元，用于保持与所述虚拟地址转换条目相对应的PASID(进程地址空间标识符)状态条目。PASID状态条目可以包括活跃参考状态和懒惰无效状态。该存储器管理单元可以响应于接收来自多核系统中的设备的PASID状态更新请求而执行PASID状态条目的原子修改，并读取PASID状态条目的懒惰无效状态。该存储器管理单元可以在响应各自的懒惰无效状态的激活之前将PASID状态更新响应发送到该设备以同步TLB条目。
- 多线程处理单元中的高效存储器虚拟化-201310512362.4
- 尼克·巴罗威廉姆斯;布雷恩·法斯;杰尔姆·F·小杜鲁克;詹姆士·勒罗伊·德明;蒂莫西·约翰·珀塞尔;卢森·邓宁;马克·海尔格罗夫 - 辉达公司
- 2013-10-25 - 2014-05-07 - G06F12/10
- 公开了多线程处理单元中的高效存储器虚拟化。用于同时执行每个具有独立虚拟地址空间的多个任务的技术涉及将地址空间标识符（ASID）指派到每个任务并且构建每个虚拟存储器访问请求以包括虚拟地址和ASID二者。在虚拟到物理地址转译期间，ASID选择相对应的页表，其包括用于ASID和相关联的任务的虚拟到物理地址映射。用于转译后备缓冲区（TLB）的条目包括虚拟地址和ASID二者以完成每个到物理地址的映射。可以实现共享虚拟地址空间的任务的深调度以提高针对TLB和数据高速缓存二者的高速缓存亲和性。
- 一种用户态的双控内存镜像实现方法-201310449375.1
- 余海滨 - 创新科存储技术（深圳）有限公司;创新科存储技术有限公司
- 2013-09-24 - 2014-01-22 - G06F12/10
- 本发明公开了用户态的双控内存镜像实现方法：当每次进行内存申请时，确定所分配的内存段；针对每个内存段，分别将其物理地址映射到一个本端vphy地址，并将映射关系记录到本端的vphy表中；各本端vphy地址组成一个连续的vphy地址段，将该vphy地址段映射到一个用户态虚拟地址，并将映射关系记录到用户态地址映射表中；获取对端的vphy表，将其中的各物理地址分别映射到一个本端vphy地址，并将映射关系记录到本端的vphy表中；对于任意两个物理地址，如果其对应的对端vphy地址是连续的，则对应的本端vphy地址也是连续的；分别将本端各连续的vphy地址段映射到一个用户态虚拟地址，并将映射关系记录到用户态地址映射表中。应用本发明所述方案，能够提高用户态存储系统的稳定性。
- 信息处理设备和方法以及程序-201310220579.8
- 香取知浩;长滨弘树 - 索尼公司
- 2013-06-05 - 2014-01-01 - G06F12/10
- 提供了信息处理设备和方法以及程序。该信息处理设备包括：表保存单元，配置为将存储器的第一存储区中存储的地址转换表复制到第一存储区之外的存储区，并保存复制的地址转换表；表恢复单元，配置为通过将保存的地址转换表复制到存储器的第一存储区来恢复保存时间点的地址转换表；和重写控制单元，配置为当在已经保存地址转换表之后存在与关于地址转换表的物理地址相关的虚拟地址的数据的重写请求时，改变与虚拟地址相关的物理地址，并使得重写数据存储在与改变的物理地址对应的存储区中。
- 具有预填充能力的存储器管理单元-201280015340.0
- 博胡斯拉夫·雷赫利克;托马斯·安德鲁·萨托里乌斯;迈克尔·威廉·莫罗;雷蒙德·P·帕尔马 - 高通股份有限公司
- 2012-03-05 - 2013-12-11 - G06F12/10
- 本发明揭示用于存储器管理单元MMU的系统和方法，其经配置以用预期将在未来使用的地址翻译(202-204)条目自动地预填充翻译旁视缓冲器TLB(206、208)，进而减少TLB未中率且改善性能。所述TLB可以翻译条目预填充，其中对应于所述预填充的地址可基于预测来选择。预测可从外部装置(214)导出，或基于跨度值，其中所述跨度值可为预定常数或基于存取模式(216)而动态更改。预填充所述TLB可有效地移除在从关键路径确定针对TLB未中的地址翻译时涉及的等待时间。
- 数据安全读取方法及装置-201180064936.5
- 汪家祥 - 北京中天安泰信息科技有限公司
- 2011-04-29 - 2013-09-11 - G06F12/10
- 一种数据安全读取方法，包括：接收硬件指令；分析所述硬件指令；如果所述硬件指令是读取指令，获取读取指令中的源地址；查找映射位图，并根据映射位图的数据修改读取指令中的读取地址；所述映射位图用于表示本地存储地址的数据是否转储到所述安全存储设备；将修改后的读取指令发送到硬件层。一种数据安全读取装置，包括：接收单元、指令分析单元、指令修改单元和发送单元。使木马或恶意工具即使取得了涉密信息也无法保存或传输所取得的信息，使数据始终存在于可控的安全范围内。
- 程序执行装置以及编译器系统-201180062728.1
- 西田芳隆 - 松下电器产业株式会社
- 2011-07-26 - 2013-09-04 - G06F12/10
- 一种程序执行装置(10)，具有：程序加载部(11)，其读取包括机械语言代码、和将按照机械语言代码被访问的逻辑地址范围与对逻辑地址范围的访问频度建立了对应的访问频度信息的机械语言程序；地址变换表生成部(12)，其生成具有表示逻辑地址范围与物理地址范围的对应关系的条目的地址变换表；和TLB登记部(14)，其将地址变换表的条目之中的保存有按照机械语言代码被访问的逻辑地址范围的条目登记到TLB中，地址变换表生成部，将对根据访问频度信息判断为访问频度高的逻辑地址范围进行保存的条目的尺寸，设定为与逻辑地址范围相应的尺寸。
- 输入输出存储器管理单元(IOMMU)两层寻址-201180060181.1
- 安迪·凯格尔;马克·赫梅尔;史蒂夫·格拉泽;安东尼·阿萨罗;菲利普·NG;杰弗里·程 - 超威半导体公司;ATI科技无限责任公司
- 2011-12-14 - 2013-08-28 - G06F12/10
- 本发明的实施方案提供用于在用于I/O装置的存储器地址翻译的上下文中进行输入输出存储器管理单元(IOMMU)两层寻址的方法、系统以及计算机可读介质。根据实施方案，一种方法包括：根据与同I/O装置相关的地址翻译事务相关的进程地址空间识别符使用客户地址翻译表将客户虚拟地址(GVA)翻译为对应的客户物理地址(GPA)；以及根据与所述地址翻译事务相关的装置识别符使用系统地址翻译表将所述GPA翻译为对应的系统物理地址(SPA)。
- 内存映射方法和内存映射模块-201210037745.6
- 路尧;张晓平;郭琦 - 联想（北京）有限公司
- 2012-02-17 - 2013-08-21 - G06F12/10
- 提供了内存映射方法和内存映射模块。该内存映射方法用于将物理内存页映射到用户态中的线性地址空间，该方法包括：在用户态中分配第一线性地址空间；在用户态中查询第一线性地址空间对应的第一页表项；在内核态中查询第一页表项对应的第一物理页框号；在用户态中分配对应于第一页表项的第二线性地址空间；在用户态中查询所述第二线性地址空间对应的第二页表项；在内核态中将第一物理页框号填入第二页表项中，以使得在用户态中操作第二线性地址空间等效于在内核态操作第一页表项。通过根据本发明实施例的内存映射方法和内存映射模块，可以显著减少将物理内存页映射到线性地址空间的时间，提高了物理内存的访问速度，实现了高效的数据共享。
- 一种内存数据迁移方法、装置及系统-201310086275.7
- 裘稀石;吴建国 - 华为技术有限公司
- 2013-03-18 - 2013-07-10 - G06F12/10
- 本发明实施例提供了一种内存数据迁移方法、装置及系统，能够实现内核态内存数据的迁移，并且适用于用户态内存数据的迁移。所述方法包括：当前处理器接收内存数据迁移的指示信息，所述指示信息用于指示迁移第一内存上的待迁移数据；通知其它处理器核进入静默Stop-machine状态；分配第二内存给所述第一内存上的待迁移数据；将所述第一内存上的待迁移数据存储到所述第二内存；基于所述第二内存的物理地址，修改所述待迁移数据的地址映射信息。本发明涉及计算机领域，应用于通过内存数据迁移实现高级功能的场景。
- 闪存及闪存的地址转换方法-201310071967.4
- 郁志平;张耀辉 - 中国科学院苏州纳米技术与纳米仿生研究所
- 2013-03-07 - 2013-06-26 - G06F12/10
- 一种闪存，与SRAM通信连接，由物理块组成，其中物理块由多个物理页组成，逻辑页与物理页一一对应，物理页内包括第二级映射表以及第三级映射表，多个物理块组成一个超级块，还包括：获取模块、记录模块、建立模块、判断模块以及输出模块，本发明通过利用超级块分配表在SRAM上建立第一级映射表，并判断第二级映射表、第三级映射表以及超级块分配表的缓存来得到物理页的地址，在SRAM上根据第一级映射表建立第二级映射表的缓存，根据第二级映射表的缓存建立第三级映射表的缓存，并根据第二级映射表的缓存、第三级映射表的缓存以及超级块分配表的缓存联合得到所述物理块的块号，以获得所述逻辑页的物理地，有效的提高了地址转换的效率。
- 内存静态划分虚拟化方法-201310076740.9
- 王星焱;殷红武;沈金祥;何升;许国春 - 无锡江南计算技术研究所
- 2013-03-11 - 2013-05-22 - G06F12/10
- 本发明提供了一种内存静态划分虚拟化方法，包括：在进行虚地址转换时，首先查询TLB表，如果虚地址在表中命中，则直接根据TLB中的页表项中的页帧号确定虚地址所对应的机器地址；如果没有命中，则转入TLB的不命中处理流程。在TLB的不命中处理流程中，从虚拟地址获得物理地址，再通过虚拟机控制寄存器中存储的虚拟机地址偏移计算出物理地址对应的机器地址，再将机器地址装填至TLB中。其中，所述虚拟机地址偏移为虚拟机控制寄存器中存放的虚拟机地址偏移量。
- 基于多体并行缓存结构的数据访问方法-201310069865.9
- 徐金波;董德尊;赖明澈;陆平静;王绍刚;徐炜遐;肖立权;庞征斌;王克非;夏军;童元满;陈虎;张峻;齐星云;王桂彬;常俊胜;张建民;罗章 - 中国人民解放军国防科学技术大学
- 2013-03-05 - 2013-05-22 - G06F12/10
- 一种基于多体并行缓存结构的数据访问方法，步骤为：(1)、将数据存入主存储器M；二维Cache阵列C以二维矩阵形式组织，记Cache体的个数为a×b个；(2)、处理部件P将所需a×b数据块的虚拟地址发送到地址映射表AT，地址映射表AT将虚拟地址转换为a×b数据块中每个数据在二维Cache阵列C的相应体中的物理地址；(3)、将步骤(2)得到的物理地址并行发送到二维Cache阵列C中的a×b个体，将a×b数据块的所有数据从二维Cache阵列C中并行读出，送入处理部件P；(4)、地址映射表更新部件ATU负责对地址映射表AT的表项进行更新。本发明可保证访存地址灵活性和高带宽，提高数据存取效率，降低存储层次间的数据传输次数和传输延迟。
- 一种缓存数据访问方法及数据缓存系统-201210568333.5
- 窦元 - 北京搜狐新媒体信息技术有限公司
- 2012-12-24 - 2013-04-03 - G06F12/10
- 本发明公开了一种缓存数据访问方法及数据缓存系统。其中，方法包括：接收用户的访问请求，访问请求中携带有键信息；根据键信息，查找哈希表得到对应的第一内存块；当访问请求为写数据请求，将第一内存块转移至全局LRU以及对应用户的用户LRU中与写后数据大小级别相同的第一链表头部，其中，用户LRU中预置有所有用户所属的内存块链表；如果用户占用内存达到内存限额，当第一链表不为空时，则取处于第一链表尾部的内存块保存写后数据；否则，当第一链表为空时，获取全局LRU中与写后数据大小级别相同的第二链表，取处于第二链表尾部的内存块保存写后数据；将保存写后数据的内存块转移至第一和第二链表的头部。
- IOMMU架构的TLB支持-201180009059.1
- 安德鲁·克格尔;马克·赫梅尔;埃里克·博林 - 超威半导体公司
- 2011-02-16 - 2013-04-03 - G06F12/10
- 本实施例容许具有独立于页表结构和格式的改进转换性能的输入/输出内存管理单元（IOMMU）的较小的、较简单的硬件实现。实施例还提供了实现的设备无关的结构和方法，使得软件的通用性更强（较少的特定软件版本，进而降低了开发成本）。
- 专利分类
