[发明专利]局部形成硅化金属层的方法有效
申请号: | 01142964.X | 申请日: | 2001-12-03 |
公开(公告)号: | CN1423317A | 公开(公告)日: | 2003-06-11 |
发明(设计)人: | 陈盈佐;赖二琨;陈昕辉;黄守伟;黄宇萍 | 申请(专利权)人: | 旺宏电子股份有限公司 |
主分类号: | H01L21/784 | 分类号: | H01L21/784;H01L21/4763;H01L21/3205 |
代理公司: | 上海专利商标事务所 | 代理人: | 陈亮 |
地址: | 台湾省新竹科学*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明主要是提供一方法以在集成电路上局部形成硅化金属层,并且避免同一字元线上存储器间形成硅化金属而造成遗漏电流现象。本发明的方法主要是利用设计法则适当地安排元件间的距离以达到目的。在一实施例中为在集成电路上形成硅化金属但是要避免在同一字元线上相邻存储器间形成硅化金属,则可事先在相邻两个存储器间的间隔区域内形成一介电层以作为幕罩层。如此则可在之后的选择性蚀刻步骤中保护在上述间隔区域内的硅底材避免裸露出来。故可避免于此间隔区域内形成硅化金属。而达到本发明之目的。 | ||
搜索关键词: | 局部 形成 金属 方法 | ||
【主权项】:
1.一种局部形成硅化金属层的方法,该方法至少包含下列步骤:提供一硅底材,在该硅底材上至少可区分为一阵列区域以及一周边区域;形成一第一介电层于该阵列区域内的硅底材上,以及多个第一晶体管于该第一介电层之上,其中该多个第一晶体管中相邻两栅极间有一第一间隔区域;形成多个第二晶体管于该周边区域内的底材之上,其中该多个第二晶体管中相邻两栅极间有一第二间隔区域,且该第二间隔区域大于该第一间隔区域;共形地沉积一第二介电层以覆盖该底材、该阵列区域、以及该周边区域;沉积一层第三介电层于该第二介电层之上,其中位于该第一间隔区域内的该第三介电层的厚度较其他地方的该第三介电层厚度更大;进行一第一选择性蚀刻步骤以除去部分该第三介电层以裸露出位于该多个第一晶体管栅极上的该第二介电层,其中部分剩余的该第三介电层位于该第一间隔区域中;沉积一光阻层以覆盖该第三介电层与该第二介电层;除去位于周边区域的该光阻层;以该光阻层为一幕罩,进行一第二选择性蚀刻步骤以完全除去位于该周边区域之上的该剩余的第三介电层;除去该光阻层;进行一第三选择性蚀刻步骤以除去部分该第二介电层,以裸露在该周边区域的部分硅底材和该多个第一晶体管与该多个第二晶体管的每一个栅极的顶部表面,并形成该多个第一晶体管与该多个第二晶体管的每一个栅极的侧壁,其中在该第一间隔区域内的部分该第三介电层可作为一幕罩,故在该第一间隔区域内的部份该第二介电层会存留下来;沉积一金属层以覆盖该硅底材、该阵列区域、与该周边区域;进行一加热步骤以形成硅化金属;以及除去该金属层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于旺宏电子股份有限公司,未经旺宏电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/01142964.X/,转载请声明来源钻瓜专利网。
- 上一篇:肠套叠B超复位影像增强剂及制备工艺
- 下一篇:一种治疗痛经的药
- 同类专利
- 集成电路及其形成方法-202210803831.7
- 董雨陇;王小东;廖忠志 - 台湾积体电路制造股份有限公司
- 2022-07-07 - 2022-11-01 - H01L21/784
- 集成电路包括第一单元、第二单元、缓冲区域和第一电源轨。第一单元包括在第一方向上延伸的第一鳍组。第一鳍组的每个鳍对应于第一晶体管组的晶体管。第二单元包括在第一方向上延伸的第二鳍组。第二鳍组的每个鳍对应于第二晶体管组的晶体管。第二鳍组在第二方向上与第一鳍组分隔开。缓冲区域位于第一单元和第二单元之间。第一电源轨在第一方向上延伸,并且至少与缓冲区域重叠。第一电源轨位于第一金属层中,并且配置为供给第一电压。本申请的实施例还涉及形成集成电路的方法。
- 晶片的加工方法-201610522458.2
- 中村胜 - 株式会社迪思科
- 2016-07-05 - 2020-06-19 - H01L21/784
- 本发明的课题在于提供晶片的加工方法,当在形成了由脉冲激光光线形成的改质层和裂痕之后执行磨削工序而分割成各个器件的情况下,不会导致器件的品质降低。为了解决上述课题,将在本发明的晶片的加工方法的改质层形成工序中设定的脉冲激光光线的功率设定为按照如下的方式形成改质层以及裂痕的功率:通过按照在背面磨削工序中设定的规定的磨削条件进行磨削,从而能够在达到完工厚度之前将晶片分割成各个器件芯片,而且在分割成各个器件芯片之后,直到达到完工厚度为止的时间是不存在各个器件芯片彼此磨擦而产生损伤的情况的时间。
- 半导体装置的制造方法以及该半导体装置-201410780155.1
- 石田浩;佐藤一彦 - 辛纳普蒂克斯显像装置株式会社
- 2014-12-17 - 2015-06-17 - H01L21/784
- 本发明涉及半导体装置的制造方法以及该半导体装置。提供一种能够高精度地抑制在元件分离中利用STI而形成的FET的沟道区域内的阈值电压的变动、控制性良好的半导体装置的制造方法。所述半导体装置的制造方法包括:将STI的绝缘层形成得比半导体衬底的半导体层的表面高的工序;以及从与通过STI而被元件分离的FET的沟道长度方向大致正交且自半导体衬底的表面的法线方向向一方和另一方的每一个倾斜的两个倾斜方向对杂质进行离子注入的工序。能够调整对与STI的侧壁分开的内侧的电流沟道和在侧壁附近沿着该侧壁的两侧的电流沟道的每一个的杂质的注入量,能够抑制FET的Kink特性的产生。特别是通过应用于MONOS型FET,从而能够抑制非易失性存储器的写入裕度的降低。
- 制造高载子迁移率鳍式场效晶体管结构的方法-201310322298.3
- S·弗莱克豪斯基;R·伊尔根 - 格罗方德半导体公司
- 2013-07-29 - 2014-02-12 - H01L21/784
- 一种制造高载子迁移率鳍式场效晶体管结构的方法,包括提供包括硅及高载子迁移率材料的半导体衬底,于该半导体衬底上形成一个或多个鳍式结构,以及使该衬底接受缩合程序,以缩合该高载子迁移率材料。该缩合程序形成缩合的鳍式结构,该缩合的鳍式结构本质上包括完全的高载子迁移率材料与形成于该缩合的鳍式结构上的氧化硅层。该方法更包含除去形成于该缩合的鳍式结构上的氧化硅,以曝露该缩合的鳍式结构。
- 使用沟槽栅低压和LDMOS高压MOSFET的单管芯输出功率级、结构和方法-200911000194.0
- F·希伯特 - 英特赛尔美国股份有限公司
- 2009-12-22 - 2010-08-18 - H01L21/784
- 电压转换器包括形成在单个管芯(“功率管芯”)上的具有高压器件和的压器件的输出电路。高压器件包括横向扩散金属氧化半导体(LDMOS),低压器件包括槽栅垂直扩散金属氧化半导体(VDMOS)。电压转换器还包括在不同管芯上的控制电路,其可以电耦合到输出电路且和输出电路一起封装。
- 台型半导体装置及其制造方法-200910140669.X
- 关克行;土屋尚文;铃木彰;冈田喜久雄 - 三洋电机株式会社;三洋半导体株式会社;三洋半导体制造株式会社
- 2009-06-12 - 2009-12-16 - H01L21/784
- 本发明的目的在于谋求高耐压、高可靠度的台型半导体装置及其制造方法的确立,通过使用廉价的材料来解决现有的因相当于PN接合部PNJC的位置的台沟内壁11的第2绝缘膜10的厚度较薄而产生耐压劣化与漏电流的问题。本发明的台型半导体装置,以在台沟5内壁形成由热氧化膜6所构成的稳定的保护膜来被覆保护PN接合部PNJC,并且在台沟5内的氧化膜6所夹的空隙填埋具有负电荷的绝缘膜7以使N-型半导体层2的与热氧化膜6的界面不易形成电子蓄积层。通过采用上述构成,减低热氧化膜6中的正电荷所造成的影响,而确保空乏层往与热氧化层6的界面的N-型半导体层的扩展。
- 获得在分割衬底上制造的半导体器件的高质量边界的方法-200710104428.0
- 王立;江风益 - 晶能光电(江西)有限公司
- 2007-04-20 - 2008-10-22 - H01L21/784
- 本发明的一个实施例提供一种用于获得在沟槽分割衬底上制造的各个多层结构的高质量边界的工艺。在操作期间,该工艺获取沟槽分割衬底,其中将该衬底的表面分成由沟槽阵列分隔的隔离淀积台的阵列。然后,该工艺在淀积台中的一个上形成多层结构,该多层结构包括第一掺杂层、有源层和第二掺杂层。接着,该工艺去除多层结构的侧壁。
- 硅整流器件的刀刮法玻璃钝化工艺-200710057199.1
- 王道强;孙志昌;张贵武;李朴革 - 天津中环半导体股份有限公司
- 2007-04-25 - 2007-09-19 - H01L21/784
- 本发明提供一种硅整流器件的刀刮法玻璃钝化工艺,(1)用混酸将经光刻后的扩散片腐蚀出PN结,去除光刻胶;(2)将乙基纤维素和稀释剂按比例配制成溶剂,然后将该溶剂与玻璃粉倒入茄形瓶中进行搅拌制成玻璃浆;(3)将玻璃浆均匀地涂敷在已刻蚀出沟槽的硅片表面,用刮刀将电极面多余的玻璃浆刮掉;(4)将涂敷后的硅片在585℃炉内进行玻璃预烧,时间为20min;(5)取出预烧过的硅片,将其电极面多余玻璃粉擦掉;(6)将擦拭过的硅片进行玻璃熔融,炉温为820℃,时间为20min;(7)对玻璃熔融后的硅片再进行第二次玻璃浆涂敷、预烧、擦拭、熔融;(8)将玻璃钝化后的硅片镀镍、镀金再划片,制成硅整流器件的芯片。此工艺操作简单,对设备依赖性小,易于实施,降低了生产成本和操作时间。
- 制造半导体器件的方法和用于切割半导体晶片的切割装置-200480001162.1
- 有田洁 - 松下电器产业株式会社
- 2004-01-22 - 2005-11-23 -
- 在其中半导体晶片6通过等离子体被分为单独片的等离子体解理工艺中,形成的覆盖有源层41的SiO2层42和保护层43被用作蚀刻阻挡层,用于缓冲在其中蚀刻且切开晶片基层40的第一等离子体解理步骤中的蚀刻速率波动。然后,进行第二等离子体解理步骤,其中用能够以高蚀刻速率蚀刻的第二等离子体产生气体切断由第一蚀刻解理步骤所暴露的蚀刻阻挡层,且防止当保护片30长时间暴露于等离子体时导致的热损伤。
- 局部形成硅化金属层的方法-01142964.X
- 陈盈佐;赖二琨;陈昕辉;黄守伟;黄宇萍 - 旺宏电子股份有限公司
- 2001-12-03 - 2003-06-11 -
- 本发明主要是提供一方法以在集成电路上局部形成硅化金属层,并且避免同一字元线上存储器间形成硅化金属而造成遗漏电流现象。本发明的方法主要是利用设计法则适当地安排元件间的距离以达到目的。在一实施例中为在集成电路上形成硅化金属但是要避免在同一字元线上相邻存储器间形成硅化金属,则可事先在相邻两个存储器间的间隔区域内形成一介电层以作为幕罩层。如此则可在之后的选择性蚀刻步骤中保护在上述间隔区域内的硅底材避免裸露出来。故可避免于此间隔区域内形成硅化金属。而达到本发明之目的。
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造