“R·K·邦萨”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果9个，建议您升级VIP下载更多相关专利

[发明专利]用于切割半导体装置的结构和方法-CN202310219471.0在审
发明人：王韦章;R·科蒂;R·K·邦萨;权荣熤;杨博智;V·巴瓦那西 -专利权人：美光科技公司
申请日： 2023-03-08 - 公布日： 2023-09-12 - 主分类号： H01L21/78 文献下载
摘要：本公开涉及用于切割半导体装置的结构和方法。公开用于将半导体晶片分离成个别裸片的结构和方法。半导体晶片或面板可包含划片结中的裂痕辅助结构。所述裂痕辅助结构可包含至少部分地延伸穿过所述晶片的厚度的多个竖直壁。在一些实施例中，所述多个竖直壁可耦合到弱界面。所述弱界面可引导在切割工艺期间在沿着所述壁的方向上形成的裂痕远离有源电路系统。在切割之后，所得半导体装置可包含至少部分地延伸穿过所述半导体装置的厚度的多个竖直壁。所述多个竖直壁中的每一个可包含大体上平行于所述半导体装置的侧壁延伸的至少一部分。
用于切割半导体装置结构方法

[发明专利]包含半导体装置的划片区中的图案的设备及方法-CN202210990331.9在审
发明人：杉冈繁;川北惠三;R·K·邦萨;蔡宗哲 -专利权人：美光科技公司
申请日： 2022-08-18 - 公布日： 2023-03-31 - 主分类号： H01L23/00 文献下载
摘要：本公开涉及包含半导体装置的划片区中的图案的设备和方法。描述包含划线中的结构的设备。实例设备包含：第一芯片和第二芯片；划片区，其在所述第一芯片与所述第二芯片之间；裂缝引导区，其在所述划片区中，所述裂缝引导区包含切割线，所述第一芯片和所述第二芯片将沿着所述切割线划分；及结构，其安置在所述裂缝引导区中且沿着所述切割线延伸。
包含半导体装置划片中的图案设备方法

[发明专利]包含具有交错线接合件的堆叠裸片的半导体装置和相关系统和方法-CN202211040793.0在审
发明人：河合鉱一;R·K·邦萨;长谷川武裕;C·H·萧 -专利权人：美光科技公司
申请日： 2022-08-29 - 公布日： 2023-03-07 - 主分类号： H01L25/18 文献下载
摘要：本公开涉及包含具有交错线接合件的堆叠裸片的半导体装置和相关联系统和方法。本文中公开存储器装置和相关方法和系统。代表性存储器装置包含衬底和电耦合到所述衬底的存储器控制器。所述存储器控制器可包含第一进/出I/O通道和第二I/O通道。所述存储器装置可进一步包含耦合到所述衬底且以堆叠方式布置的多个第一存储器和第二存储器，在所述堆叠中所述第一存储器交错在所述第二存储器之间。所述存储器装置可进一步包含：(i)多个第一线接合件，其将所述第一存储器电耦合到所述存储器控制器的所述第一I/O通道，和(ii)多个第二线接合件，其将所述第二存储器电耦合到所述第二I/O通道。
包含具有交错接合堆叠半导体装置相关系统方法

[发明专利]半导体组合件以及使用穿模通孔输送信号的系统和方法-CN202210897273.5在审
发明人： T·M·延森;R·K·邦萨 -专利权人：美光科技公司
申请日： 2022-07-28 - 公布日： 2023-02-24 - 主分类号： H01L25/065 文献下载
摘要：本公开涉及半导体组合件以及使用穿模通孔输送信号的系统和方法。一种半导体装置具有形成裸片堆叠的第一和第二裸片。模制材料包封所述裸片堆叠且形成所述裸片堆叠的上模制表面。第一导电迹线耦合到所述第一裸片且从所述第一和第二裸片之间延伸到所述模制材料中超出所述裸片堆叠的第一侧边缘的对应第一通孔位置。耦合到所述第二裸片的与所述第一裸片相对的作用表面的第二导电迹线延伸到对应的第二通孔位置。每个第一通孔位置与所述第二通孔位置中的一者竖直对准。穿模通孔在竖直对准的通孔位置之间延伸穿过所述模制材料以接触所述第一和第二裸片的对应导电迹线，同时在所述第一导电迹线与所述上模制表面之间延伸的所述模制材料不含任何TMV。
半导体组合以及使用穿模通孔输送信号系统方法

[发明专利]接合衬垫连接布局-CN202111393402.9在审
发明人： B·布尚;P·穆拉利;R·K·邦萨;D·A·戴寇克 -专利权人：美光科技公司
申请日： 2021-11-23 - 公布日： 2022-05-27 - 主分类号： H01L25/065 文献下载
摘要：本发明设计一种接合衬垫连接布局。一种存储器装置包含封装衬底和安置于所述封装衬底上的多个半导体管芯中的至少一个堆叠。所述多个半导体管芯可以叠瓦配置堆叠。每个半导体管芯包含在第一方向上安置的多个缝隙。界定叠瓦布置的偏移方向与所述第一方向一致。每个半导体管芯可包含管芯衬底和安置于所述管芯衬底上的多个存储器平面，其中每个存储器平面具有存储器单元阵列。每个缝隙可将每个存储器平面划分且分离成逻辑块或子逻辑块中的至少一个。所述半导体管芯可包含在垂直于所述第一方向的第二方向上线性地对准的多个接合衬垫。
接合衬垫连接布局

[发明专利]具有混合扇出的半导体组件及相关方法和系统-CN202111393088.4在审
发明人： B·布尚;P·穆拉利;R·K·邦萨 -专利权人：美光科技公司
申请日： 2021-11-23 - 公布日： 2022-05-27 - 主分类号： H01L25/065 文献下载
摘要：本申请涉及具有混合扇出的半导体组件及相关方法和系统。在一个实施例中，第一半导体管芯的至少一个边缘被附接到包括模塑通孔TMV的模塑件。导电迹线可形成在所述第一半导体管芯的第一侧，其中所述第一侧包括耦接到所述导电迹线的集成电路系统。此外，导电焊盘可以形成在所述模塑件的与所述第一侧共面的表面上。所述导电焊盘与所述TMV的第一端相耦接，其中所述TMV的第二端与连接到所述第一半导体管芯所携带的一或多个第二半导体管芯的接合线相耦接。导电凸点可以形成在所述导电迹线和所述导电焊盘上，从而使所述第一半导体管芯和附接在其上的所述模塑件能够直接附接到印刷电路板上。
具有混合半导体组件相关方法系统

[实用新型]片上系统及半导体封装结构-CN202121360675.9有效
发明人： R·K·邦萨 -专利权人：美光科技公司
申请日： 2021-06-18 - 公布日： 2022-04-15 - 主分类号： H01L27/118 文献下载
摘要：本申请涉及片上系统与包含该片上系统的半导体封装结构。根据本申请的部分实施例的片上系统，该片上系统包括：芯片及动态随机存储器。该动态随机存储器倒装电连接至芯片。本申请通过采用动态随机存储器作为缓存存储器，能够有效提升片上系统的存储能力，进而提升包含该片上系统的半导体封装结构的运算效能。
系统半导体封装结构

[发明专利]包含线接合和直接芯片附接的堆叠裸片封装以及相关方法、装置和设备-CN202080058403.5在审
发明人：藤澤宏樹;R·K·邦萨;桑原俊治;片桐光昭;伊佐聪 -专利权人：美光科技公司
申请日： 2020-06-03 - 公布日： 2022-03-29 - 主分类号： H01L25/065 文献下载
摘要：描述了在堆叠裸片封装中使用线接合件和直接芯片附接(DCA)特征的系统、设备和方法。堆叠裸片封装包含衬底和竖直堆叠在所述衬底上方的至少第一半导体裸片和第二半导体裸片。第一半导体裸片的有源表面面向所述衬底的上表面，且所述第一半导体裸片通过直接芯片附接DCA特征可操作地耦合到所述衬底。所述第二半导体裸片的背侧表面面向所述第一半导体裸片的背侧表面。所述第二半导体裸片通过在其有源表面与所述衬底的所述上表面之间延伸的线接合件可操作地耦合到所述衬底。
包含接合直接芯片堆叠封装以及相关方法装置设备

[发明专利]半导体装置及其形成方法-CN202110469337.7在审
发明人：杉冈繁;山口秀范;藤木謙昌;川北惠三;R·K·邦萨 -专利权人：美光科技公司
申请日： 2021-04-28 - 公布日： 2021-11-12 - 主分类号： H01L27/108 文献下载
摘要：本申请案涉及一种半导体装置和其形成方法。半导体装置包含：主电路区；和包围所述主电路区的划线区；其中所述主电路区及所述划线区包括第一绝缘膜及第二绝缘膜以及形成于其间的低k膜；且其中所述划线区的所述低k膜包含沿着所述主电路区与所述划线区之间的边界加衬的多个空腔。
半导体装置及其形成方法

1
共 9 条