“川北惠三”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果17个，建议您升级VIP下载更多相关专利

[发明专利]包含金属-绝缘体-金属电容器的设备和用于形成所述设备的方法-CN202310252717.4在审
发明人：杉冈繁;山口秀范;川北惠三 -专利权人：美光科技公司
申请日： 2023-03-07 - 公布日： 2023-09-12 - 主分类号： H01L23/522 文献下载
摘要：本公开涉及包含金属‑绝缘体‑金属电容器的设备和用于形成所述设备的方法。一种半导体结构包含开口和下部金属层，所述开口形成于绝缘层的表面中，所述下部金属层位于所述绝缘层的所述表面以及位于所述绝缘层的所述表面中的所述开口的侧壁和底表面上。所述侧壁以介于10度与45度之间的锥角从所述绝缘层的所述表面向所述开口的所述底表面向内锥化。
包含金属绝缘体电容器设备用于形成方法

[发明专利]半导体装置及其形成方法-CN202211604374.5在审
发明人：百田晴香;安森浩司;川北惠三 -专利权人：美光科技公司
申请日： 2022-12-13 - 公布日： 2023-06-16 - 主分类号： H10B12/00 文献下载
摘要：本申请涉及半导体装置及其形成方法。一种设备包含：有源区；划线区，其包围所述有源区；测试组件，其在所述划线区中；焊盘电极，其在所述有源区中；以及所述有源区中的上部布线层的电源布线，所述电源布线延伸于所述测试组件与所述焊盘电极之间；以及互连结构，其跨越所述有源区与所述划线区之间的边界耦合所述测试组件和所述焊盘电极，所述互连结构包含与所述电源布线交叉的下部布线层的布线部分。
半导体装置及其形成方法

[发明专利]包含半导体装置的划片区中的图案的设备及方法-CN202210990331.9在审
发明人：杉冈繁;川北惠三;R·K·邦萨;蔡宗哲 -专利权人：美光科技公司
申请日： 2022-08-18 - 公布日： 2023-03-31 - 主分类号： H01L23/00 文献下载
摘要：本公开涉及包含半导体装置的划片区中的图案的设备和方法。描述包含划线中的结构的设备。实例设备包含：第一芯片和第二芯片；划片区，其在所述第一芯片与所述第二芯片之间；裂缝引导区，其在所述划片区中，所述裂缝引导区包含切割线，所述第一芯片和所述第二芯片将沿着所述切割线划分；及结构，其安置在所述裂缝引导区中且沿着所述切割线延伸。
包含半导体装置划片中的图案设备方法

[发明专利]用于半导体裸片组合件的接合垫及相关联方法及系统-CN202210954466.X在审
发明人： B·布尚;A·N·辛格;川北惠三;B·K·施特雷特 -专利权人：美光科技公司
申请日： 2022-08-10 - 公布日： 2023-02-17 - 主分类号： H10B80/00 文献下载
摘要：公开用于半导体裸片组合件的接合垫及相关联方法及系统。在一个实施例中，半导体裸片组合件包含第一半导体裸片，其包含在所述第一半导体裸片的第一侧上的第一接合垫。所述半导体裸片组合件进一步包含第二半导体裸片，其包含在所述第二半导体裸片的第二侧上的第二接合垫。所述第一接合垫在所述第一与第二接合垫之间的接合界面处与所述第二接合垫对准且接合到所述第二接合垫，且所述第一及第二接合垫中的至少一者包含第一金属及不同于所述第一金属的第二金属。此外，所述第一金属位于所述接合界面处，且所述第二金属具有对应于所述第一或第二接合垫的第二厚度的至少四分之一的第一厚度。
用于半导体组合接合相关方法系统

[发明专利]控制存储器中的氢供应的设备和方法-CN202210773704.7在审
发明人：杉冈繁;川北惠三 -专利权人：美光科技公司
申请日： 2022-07-01 - 公布日： 2023-01-03 - 主分类号： H10B12/00 文献下载
摘要：描述了用于控制存储器装置中氢供应的设备和方法。一种示范性设备包含：第一电容器，其设置于衬底上方；所述第一电容器上方的氢供应膜；所述氢供应膜上方的第二电容器；和所述氢供应膜和所述第二电容器之间的阻挡膜。所述氢供应膜提供氢和/或氢离子。所述阻挡膜是不透氢的。
控制存储器中的供应设备方法

[发明专利]用于存储器装置的划线结构-CN202210123766.3在审
发明人：山口秀范;星野航;川北惠三 -专利权人：美光科技公司
申请日： 2022-02-10 - 公布日： 2022-10-25 - 主分类号： H01L27/02 文献下载
摘要：本申请案涉及一种用于存储器装置的划线结构。描述用于制造芯片的设备及方法。一种实例方法包含：移除芯片之间的切割区中覆盖层的第一部分及所述覆盖层的所述第一部分下方的至少一个电介质层以形成凹槽，且在所述切割区中形成包含所述覆盖层的第二部分及所述覆盖层的所述第二部分下方的所述至少一个电介质层的支撑结构；移除所述芯片中的一者中的所述覆盖层的第三部分及所述覆盖层的所述第三部分下方的所述至少一个电介质层的一部分以在第一芯片上形成孔；沉积导电层以覆盖所述覆盖层及所述孔；在所述孔中的所述导电层上形成导电柱；及移除所述覆盖层及所述孔的边缘表面上的所述导电层。
用于存储器装置划线结构

[发明专利]用于存储器装置的划片结构-CN202210120297.X在审
发明人：山口秀范;川北惠三;星野航;野村由田 -专利权人：美光科技公司
申请日： 2022-02-07 - 公布日： 2022-10-18 - 主分类号： H01L23/532 文献下载
摘要：本申请涉及一种用于存储器装置的划片结构。描述用于制造芯片的设备和方法。示例方法包含：在衬底上方形成至少一个第一介电层；在所述第一介电层上方形成至少一个第二介电层；在所述至少一个第二介电层上方形成覆盖层；通过蚀刻在所述衬底上方形成沟槽；用包含聚合物的内衬覆盖所述至少一个第一介电层在所述沟槽中的至少一边缘表面；形成穿过所述覆盖层和所述至少一个第二介电层的一部分的孔；在所述孔中、在所述覆盖层和所述内衬上沉积导电层；以及通过电镀在所述孔中的所述导电层上形成导电柱。
用于存储器装置划片结构

[发明专利]形成半导体装置的方法和其中使用的光掩模-CN202110966165.4在审
发明人：山口秀范;川北惠三;星野航;杉冈繁;前之园敏行 -专利权人：美光科技公司
申请日： 2021-08-23 - 公布日： 2022-03-15 - 主分类号： H01L21/768 文献下载
摘要：本申请涉及一种形成半导体装置的方法和其中使用的光掩模。一种方法包含：在半导体衬底的第一、第二、第三和第四区上方形成绝缘膜；在所述绝缘膜上形成聚酰亚胺膜；以及使用至少包含第一透射率的第一区、第二透射率的第二区、具有遮蔽材料的第三区和第四区的光掩模利用光刻方法使所述聚酰亚胺膜图案化，其中所述光掩模的所述第一、第二、第三和第四区分别对应于所述半导体衬底的所述第一、第二、第三和第四区。
形成半导体装置方法其中使用光掩模

[发明专利]半导体装置和其形成方法-CN202110457365.7在审
发明人：杉冈繁;山口秀范;川北惠三;徐邦宁 -专利权人：美光科技公司
申请日： 2021-04-27 - 公布日： 2021-12-17 - 主分类号： H01L27/108 文献下载
摘要：本公开涉及半导体装置和其形成方法。一种半导体装置包含半导体衬底；和多层级布线结构，其处于所述半导体衬底上，所述多层级布线结构至少包含处于所述半导体衬底上方的中间金属层和处于所述中间金属层上方的最上部金属层，且所述多层级布线结构划分成主电路部分和环绕所述主电路部分的切划部分；其中所述多层级布线层的所述切划部分至少包含所述中间金属层中暴露的金属衬垫。
半导体装置形成方法

[发明专利]半导体装置及其形成方法-CN202110564717.9在审
发明人：杉冈繁;山口秀范;藤木谦昌;川北惠三 -专利权人：美光科技公司
申请日： 2021-05-24 - 公布日： 2021-12-03 - 主分类号： H01L21/768 文献下载
摘要：本申请涉及一种半导体装置及其形成方法。一种半导体装置包含：半导体衬底；第一绝缘膜和第二绝缘膜，其设置于所述半导体衬底上方；低k膜，其设置于所述第一绝缘膜和所述第二绝缘膜之间；元件形成区，在其中在所述半导体衬底中形成电路中包含的元件；划线区，其设置于所述元件形成区周围；切割部分，其设置于所述划线区的外周边上；以及凹槽，其形成于所述切割部分和所述元件形成区之间，其中所述凹槽穿透所述低k膜。
半导体装置及其形成方法

[发明专利]半导体装置及其形成方法-CN202110528448.0在审
发明人：山口秀范;川北惠三;杉冈繁 -专利权人：美光科技公司
申请日： 2021-05-14 - 公布日： 2021-11-23 - 主分类号： H01L21/768 文献下载
摘要：本申请涉及半导体装置及其形成方法。一种半导体装置包含半导体衬底，所述半导体衬底具有包含第一部分的主表面；再分布层，其设置在所述半导体衬底的所述主表面的所述第一部分上方；绝缘层，其覆盖所述半导体衬底的所述主表面的所述第一部分和所述再分布层；以及第一聚酰亚胺膜，其覆盖所述绝缘层；其中所述聚酰亚胺膜具有基本平坦的上表面。
半导体装置及其形成方法

[发明专利]半导体装置及其形成方法-CN202110469337.7在审
发明人：杉冈繁;山口秀范;藤木謙昌;川北惠三;R·K·邦萨 -专利权人：美光科技公司
申请日： 2021-04-28 - 公布日： 2021-11-12 - 主分类号： H01L27/108 文献下载
摘要：本申请案涉及一种半导体装置和其形成方法。半导体装置包含：主电路区；和包围所述主电路区的划线区；其中所述主电路区及所述划线区包括第一绝缘膜及第二绝缘膜以及形成于其间的低k膜；且其中所述划线区的所述低k膜包含沿着所述主电路区与所述划线区之间的边界加衬的多个空腔。
半导体装置及其形成方法

[发明专利]包括铝互连件的设备、包括互连件的存储器装置以及相关方法-CN202010805286.6在审
发明人：杉岡繁;藤木謙昌;川北惠三;石野隆尚 -专利权人：美光科技公司
申请日： 2020-08-12 - 公布日： 2021-02-23 - 主分类号： H01L27/108 文献下载
摘要：本申请涉及包括铝互连件的设备、包括互连件的存储器装置以及相关方法。一种包括多层布线结构的设备，所述多层布线结构包括铝互连件。所述铝互连件包括第一部分、第二部分和第三部分，其中所述第二部分在所述第一部分与所述第三部分之间。所述第三部分包括在横向上的宽度，所述宽度大于所述第二部分在所述横向上的宽度。一种存储器装置，其包括存储器阵列，所述存储器阵列包括存储器单元和电连接到所述存储器阵列的控制逻辑组件。所述存储器单元中的至少一个包括多层布线结构，所述多层布线结构包括互连结构，其中所述互连结构包括第一部分、与所述第一部分相邻的第二部分以及与所述第二部分相邻的第三部分。所述第三部分包括在横向上的宽度，所述宽度大于所述第二部分在所述横向上的宽度。还公开了相关设备、存储器装置和方法。
包括互连设备存储器装置以及相关方法

[发明专利]半导体存储器件-CN200410045922.0无效
发明人：只木芳隆;村田纯;关口敏宏;青木英雄;川北惠三;内山博之;西村美智夫;田中道夫;江崎佑治;齐藤和彦;汤原克夫;赵成洙 -专利权人：株式会社日立制作所;德州仪器有限公司
申请日： 1994-11-18 - 公布日： 2004-10-27 - 主分类号： H01L27/108 文献下载
摘要：一种半导体存储器件，具有存储单元阵列部分和外围电路部分，存储单元阵列包括多个具有开关晶体管和信息存储元的存储单元，外围电路包括具有栅、源和漏的MISFET，还包括：形成在存储单元阵列的衬底主表面上、起开关晶体管的栅极作用的字线导体；形成在外围电路的衬底主表面上、起MISFET的栅极作用的栅导体；形成在各字线导体两侧的第一半导体区；形成在外围电路中的第二半导体区；形成在字线导体和栅导体之上具有露出第一半导体区的通孔的隔离膜；由多晶硅膜构成、形成在各通孔中却不延伸到隔离膜之上的位线连接元件；形成在隔离膜之上、由钨膜构成的位线导体，以及形成在外围电路中的隔离膜之上与MISFET的源和漏之一电连接，由钨膜构成的布线。
半导体存储器件

[发明专利]包括存储器件的半导体集成电路器件-CN98119535.0无效
发明人：只木芳隆;村田纯;关口敏宏;青木英雄;川北惠三;内山博之;西村美智夫;田中道夫;江崎佑治;齐藤和彦;汤原克夫;赵成洙 -专利权人：株式会社日立制作所;德州仪器有限公司
申请日： 1994-11-18 - 公布日： 2004-07-21 - 主分类号： H01L27/108 文献下载
摘要：一种半导体存储器件，包括半导体存储单元阵列和外围电路，各阵列包括多个具有开关晶体管和信息存储元的存储单元以及与开关晶体管的源区或漏区电连接的位线，上述外围电路包括与其中的半导体区电连接的布线，该半导体区的导电类型与上述源区和漏区的相反，在位线和与其相连的源区或漏区之间设有由导电类型与源区或漏区相同的掺杂硅构成的位线连接元件，以实现位线与源、漏区之间的电连接，上述布线由形成位线的同一金属钨层构成。
包括存储器件半导体集成电路

1
2
下一页»
尾页
共 17 条