“A·A·夏尔马”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网_中国专利网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果24个，建议您升级VIP下载更多相关专利

[发明专利]提供对封装存储器的细粒度访问-CN202310189076.2在审
发明人： A·A·夏尔马;W·戈梅斯;R·科杜里;P·拉纳德 -专利权人：英特尔公司
申请日： 2023-02-28 - 公布日： 2023-10-17 - 主分类号： G11C7/10 文献下载
摘要：本发明公开了提供对封装存储器的细粒度访问。在一个实施例中，集成电路封装包括：第一管芯，该第一管芯具有多个核心，该多个核心中的每一个核心具有本地存储器接口电路以访问动态随机存取存储器(DRAM)的本地部分；以及第二管芯，该第二管芯包括DRAM，其中多个核心中的至少一些核心通过第一管芯和第二管芯的堆叠直接耦合到DRAM的对应的本地部分。其他实施例被描述以及被要求保护。
提供封装存储器细粒度访问

[发明专利]具有到电路板的直接芯片附连的集成电路组合件-CN202180073737.4在审
发明人： W·戈梅斯;A·A·夏尔马;D·B·英格利;S·伽内山;M·J·科布林斯基;K·J·菲舍尔 -专利权人：英特尔公司
申请日： 2021-09-24 - 公布日： 2023-07-28 - 主分类号： H01L23/00 文献下载
摘要：本公开的各种方面提出与管芯和电路板的直接芯片附连相关的IC管芯、微电子组合件以及相关装置和封装。示例微电子组合件包括管芯，其中在管芯的正侧之上提供IC组件以及在管芯的背侧之上提供金属化堆叠。管芯进一步包括在管芯的正侧与背侧之间延伸的管芯互连，以电耦合IC组件和金属化堆叠。组合件进一步包括背侧传导接触部，所述背侧传导接触部在金属化堆叠背对管芯的侧之上被提供，背侧传导接触部配置成经由金属化堆叠和管芯互连向/从IC组件路由信号，并且配置成在没有管芯与电路板之间的封装衬底的情况下被耦合到电路板的相应传导接触部。
具有电路板直接芯片集成电路组合

[发明专利]集成电路组件-CN202180074172.1在审
发明人： W·戈梅斯;A·A·夏尔马;V·H·勒;D·B·英格利 -专利权人：英特尔公司
申请日： 2021-09-24 - 公布日： 2023-06-30 - 主分类号： H01L23/50 文献下载
摘要：本公开的各个方面阐述IC管芯、微电子组件以及相关器件和封装。一个方面涉及分解3D单片存储器和计算功能以实现紧密耦合以用于高带宽下的快速存储器存取。另一方面涉及：微电子组件，涉及具有3D单片存储器的纳米TSV。其它方面涉及管芯拼接和在微电子组件中使用玻璃载体结构。本文中公开的各个方面有利地提供一组鲁棒的实施方式，其可以在优化个别IC管芯、包括这种管芯中的一个或多个的微电子组件以及包括这种微电子组件中的一个或多个的IC封装和器件的性能方面实现显著的改进。
集成电路组件

[发明专利]用于集成电路器件和组件的混合制造-CN202180075331.X在审
发明人： W·戈梅斯;A·A·夏尔马;M·J·科布林斯基;D·B·因格利 -专利权人：英特尔公司
申请日： 2021-09-24 - 公布日： 2023-06-30 - 主分类号： H01L23/00 文献下载
摘要：本文公开了使用混合制造而制作的微电子组件以及相关的器件和方法。如本文所用，“混合制造”是指通过将至少两个由不同制造商使用不同材料或不同制造技术制造的IC结构布置在一起来制作微电子组件。例如，一种微电子组件可以包括：包括第一互连的第一IC结构和包括第二互连的第二IC结构，其中，所述第一和第二互连中的至少一些可以包括衬层和导电填充材料，并且其中，第一互连的衬层/导电填充材料的材料成分可以不同于第二互连的衬层/导电填充材料的材料成分。
用于集成电路器件组件混合制造

[发明专利]具有双沟道晶体管的堆叠存储器结构-CN202210968687.2在审
发明人： S·T·马;A·A·夏尔马;A·D·利拉克;H·J·允;S·B·克伦丹宁;V·H·勒;T·A·特罗尼克;U·阿兰 -专利权人：英特尔公司
申请日： 2022-08-12 - 公布日： 2023-05-16 - 主分类号： H10B12/00 文献下载
摘要：一种存储器结构包括字线导体的第一侧和位线导体之间的间隔体。半导体材料具有水平部分和接触部分，所述水平部分沿着字线导体的顶部和底部从所述位线导体延伸，所述接触部分在所述水平部分之间沿着所述字线导体的第二侧延伸并且连接所述水平部分。高κ电介质在所述半导体材料和所述字线导体之间。电容器具有第一导体、第二导体以及所述第一导体和所述第二导体之间的绝缘体，其中，所述第一导体沿着所述字线导体的第一侧接触所述半导体材料的接触部分，所述第二导体连接到接地端子。
具有沟道晶体管堆叠存储器结构

[发明专利]具有共享接触的薄膜晶体管-CN202210984836.4在审
发明人： A·A·夏尔马;N·佐藤;V·H·勒;S·阿塔纳索夫;H.J.刘 -专利权人：英特尔公司
申请日： 2022-08-17 - 公布日： 2023-03-21 - 主分类号： H01L27/12 文献下载
摘要：公开了具有共享接触的薄膜晶体管。公开了实现具有共享接触的薄膜晶体管(TFT)对的集成电路(IC)器件以及关联的系统和方法。示例IC器件可以包括：支承结构；提供在支承结构上的沟道层，其中沟道层包括薄膜半导体材料；具有包括沟道层的第一部分的沟道区的第一TFT；以及具有包括沟道层的第二部分的沟道区的第二TFT。在一些实施例中，第一TFT的源极或漏极(S/D)接触可以是共享接触，其也是第二TFT的S/D接触。在其它实施例中，第一TFT的栅极接触/堆叠可以是共享接触/堆叠，其也是第二TFT的栅极接触/堆叠。
具有共享接触薄膜晶体管

[发明专利]具有后端存储器和互连的电馈通网络的集成电路器件-CN202210578493.1在审
发明人： A·A·夏尔马;W·戈梅斯 -专利权人：英特尔公司
申请日： 2022-05-25 - 公布日： 2022-12-27 - 主分类号： H01L23/522 文献下载
摘要：公开了具有后端存储器和IC器件的相对侧之间的互连的电馈通网络的IC器件，以及相关联组件、封装及方法。示例IC器件包括：背侧互连结构，包括背侧互连；前端层，包括前端晶体管；后端层，包括后端存储器单元和后端互连；以及正侧互连结构，包括正侧互连。在这样的IC器件中，前端层在背侧互连结构与后端层之间，后端层在前端层与正侧互连结构之间，并且背侧互连中的至少一个背侧互连通过后端互连中的两个或更多个后端互连的电馈通网络电耦接到正侧互连中的至少一个正侧互连。
具有后端存储器互连电馈通网络集成电路器件

[发明专利]用于高密度存储器的具有背面沟道接触部的薄膜晶体管-CN202111269586.8在审
发明人： N·萨托;S·阿塔纳索夫;A·A·夏尔马;B·塞尔;C-J·古;A·森古普塔;M·V·梅斯;E·N·谭;H·J·允;T·W·拉乔伊;V·H·勒;P-H·王 -专利权人：英特尔公司
申请日： 2021-10-29 - 公布日： 2022-06-21 - 主分类号： H01L27/108 文献下载
摘要：描述了存储器装置中的集成电路(IC)结构。在示例中，IC结构包括存储器单元，该存储器单元包括沿着第一方向延伸的位线(BL)和在BL上方沿着与BL对角的第二方向延伸的沟道。在示例中，字线(WL)在与BL的第一方向垂直的第三方向延伸并且与沟道相交以沿着栅极控制的沟道长度控制沟道中的电流。在一些示例中，沟道在第一侧上经由存储节点接触部(SNC)电耦合到存储电容器并且在第二侧上经由位于所述沟道的下侧或背面上的位线接触部(BLC)电耦合到所述BL。
用于高密度存储器具有背面沟道接触薄膜晶体管

[发明专利]具有后端双壁电容器的集成电路装置-CN202111376013.5在审
发明人： A·A·夏尔马;N·萨托;S·李;S·B·克伦德宁;S·纳斯卡尔;M·昌德霍克;H·J·允;V·H·勒 -专利权人：英特尔公司
申请日： 2021-11-19 - 公布日： 2022-06-21 - 主分类号： H01L27/108 文献下载
摘要：描述了具有多个后端双壁电容器(DWC)的集成电路(IC)结构。在示例中，第一互连层设置在衬底之上并且第二互连层设置在第一互连层之上。在示例中，多个DWC设置在第一互连层或第二互连层中以提供电容来帮助第一互连层和第二互连层向IC结构中的一个或多个装置提供电信号布线和功率分配。在示例中，IC结构包括逻辑IC或耦合衬底。
具有后端电容器集成电路装置

[发明专利]薄膜鳍式晶体管结构的制造-CN202111373905.X在审
发明人： N·萨托;S·阿塔纳索夫;A·A·夏尔马;B·塞尔;C-J·古;E·N·谭;H·J·允;T·W·拉乔伊;V·H·勒;P-H·王;J·佩克;T·布朗-赫夫特 -专利权人：英特尔公司
申请日： 2021-11-19 - 公布日： 2022-06-21 - 主分类号： H01L29/78 文献下载
摘要：描述了使用间隔体作为鳍而制造的薄膜晶体管。在示例中，形成鳍式晶体管结构的方法包括在半导体衬底上图案化多个骨干支柱。该方法然后可以包括在多个骨干支柱和半导体衬底之上共形地沉积间隔体层。然后执行间隔体层的间隔体蚀刻以在骨干支柱上留下间隔体层的侧壁以形成鳍式晶体管结构的鳍。可以描述和要求保护其他实施例。
薄膜晶体管结构制造

[发明专利]用于集成光子部件和电子部件的混合制造-CN202111354602.3在审
发明人： A·A·夏尔马;W·戈梅斯;M·J·科布林斯基 -专利权人：英特尔公司
申请日： 2021-11-16 - 公布日： 2022-06-17 - 主分类号： G02B6/12 文献下载
摘要：本文公开了使用用于集成光子部件和电子部件的混合制造而制作的微电子组件以及相关的装置和方法。如本文所用，“混合制造”是指通过将使用不同制造商、材料或制造技术制造的至少两个IC结构接合在一起而制造微电子组件。在接合之前，至少一个IC结构可以包括光子部件，例如光波导、电光调制器和单片集成的透镜，并且至少一个可以包括电子部件，例如导电互连、晶体管和电阻器。可以在接合之后在这些IC结构中的一个或多个中提供一个或多个附加的电子部件和/或光子部件。例如，可以在接合之后将实施为导电过孔的互连或实施为电介质过孔的波导提供为延伸穿过接合的IC结构中的一个或多个。
用于集成光子部件电子混合制造

[发明专利]晶体管沟道材料-CN202111331418.7在审
发明人： A·A·夏尔马;N·萨托;V·H·勒;S·阿塔纳索夫;A·S·古普塔;M·V·梅斯;H·J·允 -专利权人：英特尔公司
申请日： 2021-11-11 - 公布日： 2022-06-14 - 主分类号： H01L29/10 文献下载
摘要：本文公开的是晶体管沟道材料以及相关方法和设备。例如，在一些实施例中，晶体管可以包括沟道材料，该沟道材料包括具有第一导电类型的半导体材料，并且沟道材料还可以包括掺杂剂，该掺杂剂包括：(1)绝缘材料；和/或(2)具有与第一导电类型相反的第二导电类型的材料。
晶体管沟道材料

[发明专利]半导体器件中的电容器架构-CN202011552544.0在审
发明人： S·纳斯卡尔;M·昌德霍克;A·A·夏尔马;R·考迪罗;S·B·克伦德宁;林哲筠 -专利权人：英特尔公司
申请日： 2020-12-24 - 公布日： 2021-09-28 - 主分类号： H01L49/02 文献下载
摘要：本文中的实施例描述了用于包括三维电容器的半导体器件的技术。该三维电容器包括柱状物、以及堆叠在柱状物周围的一个或多个电容器单元。一个或多个电容器单元的电容器单元包括围绕并且耦合到柱状物的第一电极、围绕第一电极的电介质层、以及围绕电介质层的第二电极。可以描述和/或要求保护其他实施例。
半导体器件中的电容器架构

[发明专利]具有无衬层自形成阻挡部的集成电路结构-CN202010582896.4在审
发明人： A·A·夏尔马;C·内勒;U·阿兰 -专利权人：英特尔公司
申请日： 2020-06-23 - 公布日： 2021-04-09 - 主分类号： H01L23/532 文献下载
摘要：本发明描述了具有无衬层自形成阻挡部的集成电路结构和制造具有无衬层自形成阻挡部的集成电路结构的方法。在示例中，集成电路结构包括衬底上方的电介质材料。互连结构在电介质材料中的沟槽中。互连结构包括导电填充材料和二维(2D)晶体衬层。2D晶体衬层与电介质材料以及与导电填充材料直接接触。2D晶体衬层包括与导电填充材料相同的金属物质。
有无形成阻挡集成电路结构

[发明专利]堆叠的晶体管布局-CN201780095236.X在审
发明人： R·皮拉里塞泰;W·拉赫马迪;A·A·夏尔马;G·杜威;J·T·卡瓦列罗斯 -专利权人：英特尔公司
申请日： 2017-12-28 - 公布日： 2020-05-12 - 主分类号： H01L27/11 文献下载
摘要：提供了一种设备，其包括：包括一种或多种半导体材料并且具有包含源极区和漏极区连同其间的沟道区的长度的第一晶体管主体；第一晶体管主体之上的第一电介质层；包括一种或多种半导体材料并且具有包含源极区和漏极区连同其间的沟道区的长度的第二晶体管主体，其中，第二晶体管主体位于第一电介质层之上，并且其中，第二晶体管主体的长度不与第一晶体管主体的长度平行；以及与第一晶体管主体和第二晶体管主体二者的沟道区均耦接的栅极。还公开了其他实施例并主张对这些其他实施例的权益。
堆叠晶体管布局

1
2
下一页»
尾页
共 24 条

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top