“黄威森”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果24个，建议您升级VIP下载更多相关专利

[发明专利]反相器及其制备方法、半导体器件、芯片、终端设备-CN202180095526.0在审
发明人：万光星;尹晓艮;黄威森 -专利权人：华为技术有限公司
申请日： 2021-03-25 - 公布日： 2023-10-27 - 主分类号： H01L27/092 文献下载
摘要：本申请提供一种反相器及其制备方法、半导体器件、芯片、终端设备，反相器包括衬底以及位于其上方堆叠的具有的第二栅极和第二沟道的n型场效应管和具有第一栅极和第一沟道的p型场效应管，第一沟道和第二沟道中均具有与衬底的顶部表面垂直的(110)晶面和与衬底的顶部表面平行的(100)晶面，第一沟道沿第一方向的尺寸大于沿第二方向的尺寸，第二沟道沿第一方向的尺寸小于沿第二方向的尺寸，且第一沟道沿第一方向的尺寸大于第二沟道沿第一方向的尺寸；第一栅极覆盖第一表面和第二表面中的至少一个，第二栅极覆盖第三表面和第四表面中的至少一个。本申请方案可提升p型场效应管中的空穴迁移率，提升电性能，还可提高反相器的微缩性能。
反相器及其制备方法半导体器件芯片终端设备

[发明专利]用于对电路进行仿真的方法、电子设备、计算机可读存储介质和程序产品-CN202280004461.9在审
发明人：孙立杰;黄威森;余华涛 -专利权人：华为技术有限公司
申请日： 2022-02-21 - 公布日： 2023-10-24 - 主分类号： G06F9/455 文献下载
摘要：本公开涉及一种用于对电路进行仿真的方法。该方法包括：接收用于确定电路版图中的相邻互连线的局部失配的局部提取指示；响应于接收到局部提取指示，基于互连线模型库、互连线失配模型集和电路版图，生成目标网表数据；以及对目标网表数据进行仿真，以生成针对相邻互连线的局部仿真结果。通过在接收到局部提取指示的情形下使用互连线模型库、互连线失配模型集和电路版图，可以提取与互连线失配模型集中对应的互连线失配模型中的相邻互连线的寄生电容表示和相邻互连线的电阻表示。此外，由于寄生电容表示和寄生电阻表示包含了蒙特卡洛因子，因此可以在寄生电容表示和寄生电阻表示中表征局部波动的情形。
用于电路进行仿真方法电子设备计算机可读存储介质程序产品

[发明专利]一种寄生电阻电容参数提取方法及装置-CN202180094788.5在审
发明人：严兴茂;孙立杰;黄威森;余华涛 -专利权人：华为技术有限公司
申请日： 2021-03-25 - 公布日： 2023-10-20 - 主分类号： G06F17/00 文献下载
摘要：一种寄生电阻电容参数提取方法及装置，包括：S301，调用第一信息库中的至少一个第一电路版图单元(A、B)，生成集成电路版图，第一信息库包括多个电路版图单元(A、B)；S302，从第二信息库中获取至少一个第一电路版图单元(A、B)的边界信息和至少一个第一电路版图单元(A、B)中引脚PIN的物理信息，第二信息库包括多个电路版图单元(A、B)中每个电路版图单元(A、B)的边界信息和每个电路版图单元(A、B)中PIN的物理信息，物理信息用于指示PIN的关键点坐标；S303，根据至少一个第一电路版图单元(A、B)的边界信息和至少一个第一电路版图单元(A、B)中PIN的物理信息，提取集成电路版图中的寄生电容电阻参数，得到寄生电阻电容网表。可以提高集成电路版图的设计效率。
一种寄生电阻电容参数提取方法装置

[发明专利]形成叉型结构中侧墙的方法和叉型结构的半导体器件-CN202080105292.9在审
发明人：万光星;黄威森 -专利权人：华为技术有限公司
申请日： 2020-10-30 - 公布日： 2023-06-13 - 主分类号： H01L29/786 文献下载
摘要：一种形成叉型结构中侧墙的方法，包括：提供衬底(201)；在衬底(201)上形成第一材料(2021)和第二材料(2022)依次层叠的交叠层(202)；在交叠层(202)上形成第一掩膜层(203)；在第一掩膜层(203)中形成第一沟槽(205)；通过在第一掩膜层(203)上和第一沟槽(205)内形成第二掩膜层(206)的方式，在第一沟槽(205)中形成第二沟槽；采用各向异性的刻蚀方式沿着与衬底(201)垂直的方向刻蚀第二掩膜层(206)，直至去除位于第二沟槽的侧壁之间且位于第一沟槽(205)的下表面上的第二掩膜层(206)，以基于第二沟槽形成第三沟槽(207)；以第二掩膜层(206)作为保护层，从第三沟槽(207)的下表面开始向下刻蚀，形成贯穿交叠层(202)并延伸至衬底(201)中的第四沟槽；在第四沟槽中形成侧墙(208)。所述方法降低了在形成侧墙(208)的过程中对光刻精度和光刻能力的要求。
形成结构中侧墙方法半导体器件

[发明专利]电路版图的识别方法及识别设备-CN202080103455.X在审
发明人：张芝旖;虞倩旻;黄威森 -专利权人：华为技术有限公司
申请日： 2020-11-30 - 公布日： 2023-04-18 - 主分类号： H01L21/768 文献下载
摘要：本申请提供了一种电路版图的识别方法及识别设备，能够识别出MOM电容的各电极层在电路版图中的层间分布；该电路版图的识别方法包括：获取电路版图的参数；其中，电路版图中包括n层金属版图、分布在n层金属版图中的MOM电容以及位于MOM电容的体区域的识别层；根据电路版图的参数，确定n层金属版图与MOM电容的端口的电连接性、以及确定n层金属版图与识别层的相对位置；根据n层金属版图与MOM电容的端口的电连接性、n层金属版图与识别层的相对位置，确定MOM电容中的各电极层所在的金属版图的层数。
电路版图识别方法设备

[发明专利]场效应晶体管及其制造方法-CN202080102318.4在审
发明人：万光星;黄威森 -专利权人：华为技术有限公司
申请日： 2020-08-11 - 公布日： 2023-02-14 - 主分类号： H01L21/8234 文献下载
摘要：本申请的实施例提供一种场效应晶体管及其制造方法，涉及半导体技术领域，能够降低栅极与源极、漏极间的寄生电容。制作方法，包括：在半导体衬底上形成支撑结构，支撑结构包括交替设置的第一半导体材料层和第二半导体材料层，支撑结构的两侧设置有隔离层；沿着隔离层与支撑结构的交界形成覆盖支撑结构的假栅结构，假栅结构在栅长方向的长度小于第一半导体材料层在所述栅长方向的长度，栅长方向用于指示场效应晶体管中载流子的输运方向；沿栅长方向，在假栅结构的两侧沉积第一绝缘层；沿所述栅长方向，去除第二半导体材料层中除牺牲层以外的区域，形成绝缘凹槽，绝缘凹槽的内部镂空、填充有空气。
场效应晶体管及其制造方法

[发明专利]半导体器件及其制作方法、电子设备-CN202080101293.6在审
发明人：万光星;黄威森 -专利权人：华为技术有限公司
申请日： 2020-06-30 - 公布日： 2023-01-31 - 主分类号： H01L29/78 文献下载
摘要：一种半导体器件及其制作方法、电子设备，涉及半导体技术领域，提供一种包括不同栅长垂直环栅晶体管的半导体器件。该半导体器件包括：基板(01)以及位于基板(01)上的第一半导体鳍(Z1)和第二半导体鳍(Z2)；第一半导体鳍(Z1)包括层叠设置的多个隔离半导体图案层和至少一个沟道半导体图案层，其中，每一个沟道半导体图案层夹在两个隔离半导体图案层之间；第二半导体鳍(Z2)包括依次层叠设置的第一隔离半导体图案层、第一沟道半导体层和第二隔离半导体图案层；第一半导体鳍(Z1)中的所有沟道半导体图案层的总厚度与第二半导体鳍(Z2)中的第一沟道半导体层的厚度不同。
半导体器件及其制作方法电子设备

[发明专利]一种围栅器件的设计方法和装置-CN202010807267.7在审
发明人：孙立杰;蒋晓波;黄威森;余华涛 -专利权人：深圳市海思半导体有限公司
申请日： 2020-08-12 - 公布日： 2022-02-22 - 主分类号： G06F30/392 文献下载
摘要：本申请提供一种围栅器件的设计方法及装置，涉及集成电路技术领域。用于解决围栅GAA结构的场效应器件的布局版图设计时间过长、效率较低的问题。该方法包括：根据中道MEOL电容模型和围栅GAA版图库经过编译生成MEOL动态链接库，其中，GAA版图库是围栅GAA结构的集成电路器件版图库，包括多个GAA版图，MEOL电容模型是基于GAA器件工艺设计参数的MEOL模型；通过调用MEOL动态链接库和后道BEOL电容模型得到GAA的电阻电容RC工艺数据库；根据当前版图设计对GAARC工艺数据库进行2.5D版图扫描，得到与当前版图设计匹配的RC寄生参数。
一种器件设计方法装置

[发明专利]二极管SPICE仿真模型等效电路-CN201510007223.5有效
发明人：甘正浩;张安;叶好华;黄威森 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2015-01-07 - 公布日： 2019-08-27 - 主分类号： G06F9/455 文献下载
摘要：一种二极管SPICE仿真模型，所述仿真模型包括：在二极管模型的阳极和阴极之间串联第一电阻，所述第一电阻的阻值为R₁＝R₀[1+(V_r/V_sat)ⁿ]^(1+1/n)，其中，R₀为低场电阻，V_sat为饱和电压，V_r为所述第一电阻上的电压值，n为预设的系数。采用所述二极管SPICE仿真模型，在大电流ESD传输线脉冲测试时，可以有效提高二极管电流电压仿真曲线与实际的电流电压特性曲线拟合度。
二极管 spice 仿真模型

[发明专利]一种获取非对称装置栅的堆叠电容的方法-CN201510173295.7有效
发明人：陈金明;黄艳;黄威森 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2015-04-13 - 公布日： 2019-03-12 - 主分类号： H01L21/66 文献下载
摘要：本发明涉及半导体制造技术领域，尤其涉及一种获取非对称装置栅堆叠电容的方法，通过提供一设置的源漏极的特性尺寸均与待测的非对称MOS器件上的源极或漏极尺寸相同的对称MOS器件，以使得该对称MOS器件的Cgs和Cgd均与该待测非对称结构的Cgs或Cgd相等，并利用该对称MOS器件的Cgc与Vgs之间的关系曲线特征来获取该非对称器件结构的栅堆叠电容值，即获取该对称MOS器件的Cgs和Cgd的值，相应的也就获得了待测非对称结构的Cgs或Cgd的值，并进一步利用待测非对称MOS器件的Cgc与Vgs之间的关系曲线特征和待测非对称结构的Cgs或Cgd的值，以精准的获取该待测非对称结构的栅堆叠电容值。
一种获取对称装置堆叠电容方法

[发明专利]存储单元、存储器及其布局结构-CN201410027725.X有效
发明人：甘正浩;黄威森 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2014-01-21 - 公布日： 2018-11-16 - 主分类号： H01L27/11521 文献下载
摘要：一种存储单元、存储器及其布局结构，所述存储单元包括输入端、熔丝元件以及肖特基二极管；所述输入端连接所述熔丝元件的一端，所述熔丝元件的另一端连接所述肖特基二极管的阳极，所述肖特基二极管的阴极接地。本发明技术方案提供的存储单元、存储器及其布局结构，通过肖特基二极管为熔丝元件提供编程电流，提高了对所述熔丝元件编程的稳定性。
存储单元存储器及其布局结构

[发明专利]一种半导体器件的评估方法和RC时序测试方法-CN201310669787.6有效
发明人：范忠;李雪;魏坤;吴盈璁;黄威森 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2013-12-10 - 公布日： 2018-06-01 - 主分类号： G06F17/50 文献下载
摘要：本发明提供一种半导体器件的评估方法和RC时序测试方法。半导体器件的评估方法中，先获取半导体器件的设计版图中各个互连线布局区域的互相连布局信息，从而获取某一特定的半导体制备工序前基底的真实布局情况；之后将互连线布局信息输入至半导体模拟模型中，并向半导体模拟模型中输入实际工艺对应的模拟参数，以获取互连线布局区域中的互连线模拟数据。上述技术方案可更好地获取半导体制备过程中，某一特定工序后基底表面实际的互连线模拟数据；并在获得互连线模拟数据后，进行RC数值模拟，从而可更为准确地获取基底的RC模拟数值，并基于所述RC模拟数值对最终形成的半导体器件性能进行质量评估。
互连线半导体器件模拟数据布局区域布局信息模拟模型时序测试基底半导体评估半导体器件性能半导体制备过程半导体制备基底表面模拟参数数值模拟质量评估

[发明专利]肖特基二极管SPICE模型及其形成方法、应用方法-CN201410203971.6有效
发明人：甘正浩;黄威森;叶好华 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2014-05-14 - 公布日： 2018-03-23 - 主分类号： G06F17/50 文献下载
摘要：本申请公开了一种肖特基二极管SPICE模型及其形成方法、应用方法。该肖特基二极管SPICE模型包括第一二极管，第一二极管的阳极P作为模型的阳极P以模拟肖特基二极管的阳极P，第一二极管的阴极N连接至第一限流电阻的第一端，第一限流电阻的第二端连接至模型的阴极N；第二二极管，第二二极管的阳极P作为模型的衬底接头以模拟肖特基二极管的衬底接头，第二二极管的阴极N连接至第二限流电阻的第一端，第二限流电阻的第二端连接至第一限流电阻的第二端。根据本申请的肖特基二极管SPICE模型，能够解决现有技术中对肖特基二极管进行电路模拟结果不准确的问题。
肖特基二极管 spice 模型及其形成方法应用

[发明专利]半导体器件失配特性的检测结构及检测方法-CN201110319213.7有效
发明人：甘正浩;黄威森 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2011-10-19 - 公布日： 2013-04-24 - 主分类号： H01L23/544 文献下载
摘要：一种半导体器件失配特性的检测结构及检测方法，其中，所述半导体器件失配特性的检测结构包括：半导体衬底，位于半导体衬底表面的若干相同的半导体器件，所述半导体器件等角度地围成至少一个圆环。由于所述半导体器件失配特性的检测结构中的半导体器件具有不同的摆放角度，通过对比不同摆放角度半导体器件的差值或标准差，判断在半导体晶圆上不同的摆放角度对半导体器件失配特性的影响，从而获得制作工艺、半导体晶片对半导体器件的电学参数失配所造成的影响，从而为设计者设计集成电路版图时半导体器件的最佳摆放位置提供帮助，并且为减小制造过程中造成的MOS晶体管失配特性提供参考。
半导体器件失配特性检测结构方法

[发明专利]一种互连金属电容测试结构-CN201110058951.0有效
发明人：赵芳芳;沈良;黄威森 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2011-03-11 - 公布日： 2012-09-19 - 主分类号： H01L23/544 文献下载
摘要：本发明涉及一种互连金属电容测试结构，该测试结构包括四个电容和四个焊垫，四个电容呈包含两行、两列的矩阵排列，四个电容的版图结构及尺寸完全相同，四个电容的上极板两两一组分别共同连接同一个焊垫，四个电容的下极板两两一组分别共同连接同一个焊垫，且如果两个电容的上极板共同连接一个焊垫，那么这两个电容的下极板就不能同时连接一个焊垫。矩阵的行间距和列间距与待测互连金属电容对之间的距离相等，因此可通过测量测试结构中的四个电容值来计算出待测互连金属电容之间不匹配度，因此本发明可以减少焊垫的数量，简化了不匹配度测试工艺，节省了晶圆的面积。本发明可广泛应用于互连金属电容的不匹配度测试过程中。
一种互连金属电容测试结构

1
2
下一页»
尾页
共 24 条