|
钻瓜专利网为您找到相关结果 9个,建议您 升级VIP下载更多相关专利
- [发明专利]芯片及其形成方法、电子设备-CN202180044442.4在审
-
万光星;杨坚;付楠
-
华为技术有限公司
-
2021-12-22
-
2023-08-25
-
H01L21/02
- 本申请实施例提供一种芯片以及芯片的形成方法、包含有该芯片的电子设备。主要用于提供一种可以减小占用面积的电阻器结构。该芯片包括衬底和堆叠在衬底上方的介电质层,沿介电质层和衬底的堆叠方向,介电质层内形成有槽,槽内填充有电阻材料,以形成电阻器(resistor)。也就是说,这里的电阻器是一种与衬底垂直的垂直沟槽电阻(vertical trench resistor,VTR)结构。另外,本申请给出的芯片还包括形成在衬底上的第一电结构和第二电结构,并且,第一电结构和第二电结构通过垂直沟槽电阻电连接。也就是,通过形成与衬底垂直的电阻器结构来减少占据面积。
- 芯片及其形成方法电子设备
- [发明专利]形成叉型结构中侧墙的方法和叉型结构的半导体器件-CN202080105292.9在审
-
万光星;黄威森
-
华为技术有限公司
-
2020-10-30
-
2023-06-13
-
H01L29/786
- 一种形成叉型结构中侧墙的方法,包括:提供衬底(201);在衬底(201)上形成第一材料(2021)和第二材料(2022)依次层叠的交叠层(202);在交叠层(202)上形成第一掩膜层(203);在第一掩膜层(203)中形成第一沟槽(205);通过在第一掩膜层(203)上和第一沟槽(205)内形成第二掩膜层(206)的方式,在第一沟槽(205)中形成第二沟槽;采用各向异性的刻蚀方式沿着与衬底(201)垂直的方向刻蚀第二掩膜层(206),直至去除位于第二沟槽的侧壁之间且位于第一沟槽(205)的下表面上的第二掩膜层(206),以基于第二沟槽形成第三沟槽(207);以第二掩膜层(206)作为保护层,从第三沟槽(207)的下表面开始向下刻蚀,形成贯穿交叠层(202)并延伸至衬底(201)中的第四沟槽;在第四沟槽中形成侧墙(208)。所述方法降低了在形成侧墙(208)的过程中对光刻精度和光刻能力的要求。
- 形成结构中侧墙方法半导体器件
- [发明专利]场效应晶体管及其制造方法-CN202080102318.4在审
-
万光星;黄威森
-
华为技术有限公司
-
2020-08-11
-
2023-02-14
-
H01L21/8234
- 本申请的实施例提供一种场效应晶体管及其制造方法,涉及半导体技术领域,能够降低栅极与源极、漏极间的寄生电容。制作方法,包括:在半导体衬底上形成支撑结构,支撑结构包括交替设置的第一半导体材料层和第二半导体材料层,支撑结构的两侧设置有隔离层;沿着隔离层与支撑结构的交界形成覆盖支撑结构的假栅结构,假栅结构在栅长方向的长度小于第一半导体材料层在所述栅长方向的长度,栅长方向用于指示场效应晶体管中载流子的输运方向;沿栅长方向,在假栅结构的两侧沉积第一绝缘层;沿所述栅长方向,去除第二半导体材料层中除牺牲层以外的区域,形成绝缘凹槽,绝缘凹槽的内部镂空、填充有空气。
- 场效应晶体管及其制造方法
- [发明专利]半导体器件及其制作方法、电子设备-CN202080101293.6在审
-
万光星;黄威森
-
华为技术有限公司
-
2020-06-30
-
2023-01-31
-
H01L29/78
- 一种半导体器件及其制作方法、电子设备,涉及半导体技术领域,提供一种包括不同栅长垂直环栅晶体管的半导体器件。该半导体器件包括:基板(01)以及位于基板(01)上的第一半导体鳍(Z1)和第二半导体鳍(Z2);第一半导体鳍(Z1)包括层叠设置的多个隔离半导体图案层和至少一个沟道半导体图案层,其中,每一个沟道半导体图案层夹在两个隔离半导体图案层之间;第二半导体鳍(Z2)包括依次层叠设置的第一隔离半导体图案层、第一沟道半导体层和第二隔离半导体图案层;第一半导体鳍(Z1)中的所有沟道半导体图案层的总厚度与第二半导体鳍(Z2)中的第一沟道半导体层的厚度不同。
- 半导体器件及其制作方法电子设备
|