“飞锃半导体（上海）有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果57个，建议您升级VIP下载更多相关专利

[发明专利]半导体结构及其形成方法-CN202310998207.1在审
发明人：李浩南;张永杰;周永昌;黄晓辉;董琪琪 -专利权人： 飞锃半导体（上海）有限公司
申请日： 2023-08-08 - 公布日： 2023-10-13 - 主分类号： H01L21/8238 文献下载
摘要：本申请提供一种半导体结构及其形成方法，所述形成方法包括：提供半导体衬底，所述半导体衬底包括第一器件区和第二器件区；在所述第一器件区和第二器件区的半导体衬底上形成第一掺杂区和第二掺杂区；在所述第一器件区形成埋层，并在所述第二器件区形成第三掺杂区；形成第一阱区、第二阱区和第三阱区；在所述第一阱区中形成第一源区和第一漏区，并在所述第三阱区中形成第三源区和第四源区；在所述第二阱区中形成第二源区和第二漏区；刻蚀所述第三源区和所述第四源区间的所述第三阱区以及部分所述第三掺杂区和所述第一掺杂区，形成栅极沟槽；形成第一栅极结构，第二栅极结构以及第三栅极结构。所述半导体结构及其形成方法能够实现VDMOS、CMOS及JBS的集成。
半导体结构及其形成方法

[发明专利]半导体结构及其形成方法-CN202310961836.7在审
发明人：李浩南;张永杰;周永昌;黄晓辉;董琪琪 -专利权人： 飞锃半导体（上海）有限公司
申请日： 2023-08-01 - 公布日： 2023-10-10 - 主分类号： H01L27/092 文献下载
摘要：本申请提供一种半导体结构及其形成方法，所述形成方法包括：提供半导体衬底，所述半导体衬底包括第一器件区和第二器件区；在所述第一器件区和第二器件区的半导体衬底上形成交替分布的第一掺杂区和第二掺杂区；在所述第一器件区形成自所述第一掺杂区和第二掺杂区的表面向底部方向延伸的埋层；形成依次相邻的第一阱区、第二阱区和第三阱区，且所述第三阱区中还形成有位于部分所述第一掺杂区表面的第一漂移区；形成第一器件和第二器件，其中所述第一器件包括第一源漏结构和第二源漏结构，所述第二器件包括第三源区和第四源区。所述半导体结构及其形成方法能够实现CMOS、MOSFET及JBS的集成。
半导体结构及其形成方法

[发明专利]半导体结构及其形成方法-CN202310519625.8在审
发明人：三重野文健;周永昌 -专利权人： 飞锃半导体（上海）有限公司
申请日： 2023-05-09 - 公布日： 2023-10-03 - 主分类号： H01L21/265 文献下载
摘要：本申请提供半导体结构及其形成方法，所述半导体结构包括：基底，所述基底包括用于形成沟槽栅极结构的栅极区域；第一离子注入区，包覆所述栅极区域的第一拐角；第二离子注入区，包覆所述栅极区域的第二拐角；第三离子注入区，包覆所述栅极区域的第三拐角；第四离子注入区，包覆所述栅极区域的第四拐角。本申请提供一种半导体结构及其形成方法，利用第一离子注入区、第二离子注入区、第三离子注入区和第四离子注入区分别包住沟槽栅极结构底部的四个拐角，可以保护沟槽栅极结构底部的四个拐角，避免发生泄漏和击穿，从而提高器件可靠性。
半导体结构及其形成方法

[发明专利]半导体结构及其形成方法-CN202310530960.8在审
发明人：周永昌;三重野文健 -专利权人： 飞锃半导体（上海）有限公司
申请日： 2023-05-11 - 公布日： 2023-08-08 - 主分类号： H01L21/336 文献下载
摘要：本申请提供半导体结构及其形成方法，所述半导体结构包括：基底，所述基底包括半导体衬底以及位于所述半导体衬底表面的外延层，所述外延层中包括用于形成沟槽栅极结构的栅极沟槽；栅极氧化层，位于所述栅极沟槽底部和侧壁以及所述外延层表面，所述栅极氧化层包括位于所述栅极沟槽底部的第一部分和位于所述栅极沟槽侧壁的第二部分，其中，所述第一部分的厚度大于所述第二部分的最小厚度，所述第二部分的厚度沿所述栅极沟槽底部向所述栅极沟槽顶部的方向逐渐减小。本申请的技术方案中，沟槽栅极侧壁、沟槽栅极底部、沟槽栅极底部边缘、沟槽栅极底部拐角的栅极氧化层厚度依次增加，可以提高沟槽栅极结构底部、底部边缘和底部拐角的电场控制。
半导体结构及其形成方法

[发明专利]半导体结构及其形成方法-CN202310531546.9在审
发明人：三重野文健;周永昌 -专利权人： 飞锃半导体（上海）有限公司
申请日： 2023-05-11 - 公布日： 2023-08-08 - 主分类号： H01L21/337 文献下载
摘要：本申请提供半导体结构及其形成方法，所述半导体结构包括：基底，所述基底包括半导体衬底以及位于所述半导体衬底表面的外延层，所述外延层包括用于形成栅极的栅极区域；第一栅极氧化层，位于所述栅极区域的外延层表面；第二栅极氧化层，位于所述第一栅极氧化层表面，所述第二栅极氧化层包括位于所述栅极区域相对边且沿所述相对边设置的两个第一部分以及位于所述两个第一部分之间且与所述第一部分垂直连接的若干间隔设置的第二部分；栅极，位于所述栅极区域上覆盖并接触所述第一栅极氧化层和第二栅极氧化层。本申请提供一种半导体结构及其形成方法，可以减小半导体器件结场效应区的栅极氧化物处的高电场，从而提高器件可靠性。
半导体结构及其形成方法

[发明专利]半导体结构及其形成方法-CN202310664279.2在审
发明人：李浩南;魏进;张永杰;周永昌;黄晓辉;董琪琪 -专利权人： 飞锃半导体（上海）有限公司
申请日： 2023-06-06 - 公布日： 2023-08-01 - 主分类号： H01L21/336 文献下载
摘要：本申请提供半导体结构及其形成方法，所述半导体结构包括：半导体衬底，所述半导体衬底表面形成有外延层，所述半导体衬底包括第一区域和第二区域；至少一个第一离子注入区，位于所述外延层，所述至少一个第一离子注入区的体积从所述第一区域向所述第二区域的方向减少；第二离子注入区，位于所述第一区域的外延层中，所述第二离子注入区部分覆盖所述至少一个第一离子注入区；至少一个第三离子注入区，位于所述第二区域的外延层中。本申请提供一种半导体结构及其形成方法，使所述至少一个第一离子注入区的体积从所述第一区域向所述第二区域的方向减少，可以避免击穿发生在第一区域最外围的结，提高器件可靠性。
半导体结构及其形成方法

[发明专利]SiC MOSFET驱动电路-CN202310645377.1在审
发明人：赵凤俭 -专利权人： 飞锃半导体（上海）有限公司
申请日： 2023-06-01 - 公布日： 2023-07-18 - 主分类号： H02M1/088 文献下载
摘要：本申请技术方案提供一种SiC MOSFET驱动电路，包括：输出侧逻辑控制模块，用于输出n路同向端控制电压和m路反向端控制电压，n、m≥1；阶梯波形电路，包括运算放大器、n个同向端电阻、m个反向端电阻、连接在所述运算放大器的输出端和反向输入端之间的反馈电阻以及连接在所述运算放大器的同向输入端和地之间的第一电阻；所述阶梯波形电路的输出端与所述运算放大器的输出端连接，用于输出SiC MOSFET的驱动控制信号；其中，所述n个同向端电阻的一端分别对应输入n路同向端控制电压，另一端连接所述运算放大器的同向输入端；所述m个反向端电阻的一端分别对应输入m路反向端控制电压，另一端连接所述运算放大器的反向输入端。
sic mosfet 驱动电路

[发明专利]半导体结构及其形成方法-CN202310401844.6在审
发明人：三重野文健;周永昌 -专利权人： 飞锃半导体（上海）有限公司
申请日： 2023-04-14 - 公布日： 2023-07-14 - 主分类号： H01L21/336 文献下载
摘要：本申请提供半导体结构及其形成方法，所述半导体结构包括：基底，所述基底包括半导体衬底以及位于所述半导体衬底表面的外延层，所述外延层中包括用于形成沟槽栅极结构的栅极区域；掩膜层，覆盖部分所述栅极区域以及与该部分栅极区域邻接的外延层，所述掩膜层的材料为半导体材料；体接触结构，位于所述栅极区域的其余部分以及与所述其余部分邻接的外延层中，位于所述栅极区域中的体接触结构在所述栅极区域中的面积占比大于等于50％小于100％。本申请提供一种半导体结构及其形成方法，可以提高具有沟槽栅极结构的碳化硅MOSFET中沟槽栅极结构底部边缘的电场控制能力以及工艺效率。
半导体结构及其形成方法

[实用新型]半导体结构-CN202320154181.8有效
发明人：张永杰;李浩南;彭定康;周永昌;三重野文健;黄晓辉;董琪琪 -专利权人： 飞锃半导体（上海）有限公司;创能动力科技有限公司
申请日： 2023-01-17 - 公布日： 2023-07-04 - 主分类号： H01L29/423 文献下载
摘要：本申请技术方案提供一种半导体结构，其中所述半导体结构包括：衬底，所述衬底上包括外延层；第一掺杂区，位于所述外延层中，且所述第一掺杂区呈高低错落分布；阱区，自所述外延层的表面延伸至所述外延层中；源区，分立的自所述阱区的表面延伸至阱区中；第二掺杂区，位于相邻所述源区间，且自所述阱区表面延伸至所述阱区中，或者延伸出所述阱区；第一栅极结构和第二栅极结构，交替分布于所述源极、所述阱区及所述外延层中，且所述第一栅极结构和所述第二栅极结构均包括栅极，其中所述第一栅极结构还包括位于所述栅极下方的伪栅。本申请技术方案的半导体结构可以降低栅极结构底部的电场，并减少栅漏电荷。
半导体结构

[实用新型]一种半导体结构-CN202320181859.1有效
发明人：彭定康;李浩南 -专利权人： 飞锃半导体（上海）有限公司;创能动力科技有限公司
申请日： 2023-01-20 - 公布日： 2023-07-04 - 主分类号： H01L29/06 文献下载
摘要：本申请提供一种半导体结构，所述半导体结构包括：半导体基板，所述半导体基板包括若干交替相间的第一区域和第二区域，所述半导体基板表面包括外延层，所述外延层表面包括电流分散层；第一掺杂区，位于所述第一区域的电流分散层中；第二掺杂区，位于所述第一掺杂区中；第三掺杂区，位于所述电流分散层中且横跨所述第一区域和相邻的第二区域，所述第三掺杂区的一端连接至所述第一区域中的第二掺杂区，所述第三掺杂区的另一端延伸至所述第二区域中；电场缓冲区，位于所述第二区域的电流分散层中且位于相邻的第三掺杂区之间。本申请的技术方案可以避免功率MOSFET器件中二级劣化现象的出现，提高器件性能以及器件可靠性。
一种半导体结构

[发明专利]半导体结构及其形成方法-CN202310396374.9在审
发明人：三重野文健;周永昌 -专利权人： 飞锃半导体（上海）有限公司
申请日： 2023-04-14 - 公布日： 2023-06-27 - 主分类号： H01L21/336 文献下载
摘要：本申请提供半导体结构及其形成方法，所述半导体结构包括：基底，所述基底包括半导体衬底以及位于所述半导体衬底表面的外延层，所述外延层中包括用于形成沟槽栅极结构的栅极区域；掩膜层，位于所述外延层表面覆盖所述栅极区域，所述掩膜层的材料为半导体材料；屏蔽结构，位于所述栅极区域两侧的外延层中，所述栅极区域的长度小于所述屏蔽结构的长度。本申请提供一种半导体结构及其形成方法，在沟槽栅极结构两侧形成屏蔽结构，可以提高具有沟槽栅极结构的碳化硅MOSFET中沟槽栅极结构底部边缘的电场控制能力以及工艺效率，此外利用半导体材料作为离子注入工艺时的掩膜，可以提高离子注入质量，提高屏蔽结构的质量，提高器件性能和器件可靠性。
半导体结构及其形成方法

[发明专利]半导体结构及其形成方法-CN202310403143.6在审
发明人：三重野文健;周永昌 -专利权人： 飞锃半导体（上海）有限公司
申请日： 2023-04-14 - 公布日： 2023-06-23 - 主分类号： H01L21/336 文献下载
摘要：本申请提供半导体结构及其形成方法，所述半导体结构包括：基底，所述基底包括半导体衬底以及位于所述半导体衬底表面的外延层，所述外延层中包括用于形成沟槽栅极结构的栅极区域；掩膜层，位于所述外延层表面覆盖所述栅极区域，所述掩膜层的材料为半导体材料；体接触结构，位于所述栅极区域周围的外延层中，所述体接触结构包围所述栅极区域长度方向的边并且部分包围所述栅极区域宽度方向的边，所述体接触结构包围所述栅极区域宽度方向的边的部分在所述栅极区域宽度方向的边的占比大于等于50％小于100％。本申请可以提高具有沟槽栅极结构的碳化硅MOSFET中沟槽栅极结构底部边缘的电场控制能力以及工艺效率，提高器件性能和器件可靠性。
半导体结构及其形成方法

[发明专利]半导体结构及其形成方法-CN202211710947.2在审
发明人：三重野文健;周永昌 -专利权人： 飞锃半导体（上海）有限公司
申请日： 2022-12-29 - 公布日： 2023-05-16 - 主分类号： H01L29/40 文献下载
摘要：本申请提供半导体结构及其形成方法，所述方法包括：提供半导体衬底，所述半导体衬底中形成有栅极沟槽；在所述栅极沟槽侧壁和底部以及所述半导体衬底表面形成待氧化含硅层；氧化所述待氧化含硅层使所述待氧化含硅层的至少一部分转化为含硅氧化层；在所述含硅氧化层表面形成填满所述栅极沟槽的栅极层。本申请提供一种半导体结构及其形成方法，不直接通过沉积工艺形成栅极介质层，而是先形成容易氧化的待氧化含硅层，再氧化所述待氧化含硅层形成含硅氧化层，所述含硅氧化层作为栅极介质层，可以提高具有沟槽栅极结构的碳化硅器件的性能和可靠性。
半导体结构及其形成方法

[发明专利]半导体结构及形成方法-CN202310081862.0在审
发明人：张永杰;李浩南;彭定康;周永昌;三重野文健;黄晓辉;董琪琪 -专利权人： 飞锃半导体（上海）有限公司;创能动力科技有限公司
申请日： 2023-01-17 - 公布日： 2023-05-09 - 主分类号： H01L29/423 文献下载
摘要：本申请技术方案提供一种半导体结构及其形成方法，其中所述半导体结构包括：衬底，所述衬底上包括外延层；第一掺杂区，位于所述外延层中，且所述第一掺杂区呈高低错落分布；阱区，自所述外延层的表面延伸至所述外延层中；源区，分立的自所述阱区的表面延伸至阱区中；第二掺杂区，位于相邻所述源区间，且自所述阱区表面延伸至所述阱区中，或者延伸出所述阱区；第一栅极结构和第二栅极结构，交替分布于所述源极、所述阱区及所述外延层中，且所述第一栅极结构和所述第二栅极结构均包括栅极，其中所述第一栅极结构还包括位于所述栅极下方的伪栅。本申请技术方案的半导体结构及其形成方法可以降低栅极结构底部的电场，并减少栅漏电荷。
半导体结构形成方法

[发明专利]一种具有沟槽栅极的半导体器件及其形成方法-CN202310088978.7在审
发明人：三重野文健;周永昌 -专利权人： 飞锃半导体（上海）有限公司
申请日： 2023-02-03 - 公布日： 2023-04-25 - 主分类号： H01L21/336 文献下载
摘要：本申请提供一种具有沟槽栅极的半导体器件及其形成方法，所述半导体器件包括：半导体衬底，所述半导体衬底包括第一表面和第二表面，所述半导体衬底的第一表面形成有外延层，所述外延层中形成有沟槽栅极，所述沟槽栅极两侧的外延层中形成有源区；隔离结构，位于所述半导体衬底的第二表面且位于所述沟槽栅极两侧的半导体衬底中；漏极金属，位于所述半导体衬底的第二表面，所述源区、沟槽栅极和漏极金属构成所述半导体器件的MOSFET结构。本申请提供一种具有沟槽栅极的半导体器件及其形成方法，可以防止相邻沟槽栅极之间的漏电流，控制电场以及电子路径，提高器件可靠性。
一种具有沟槽栅极半导体器件及其形成方法

1
2
3
4
下一页»
尾页
共 57 条