“郑宰镛”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果19个，建议您升级VIP下载更多相关专利

[发明专利]包括NAND串的存储器设备及操作存储器设备的方法-CN201810722252.3有效
发明人：金完东;金兑炫;南尚完;朴商秀;郑宰镛 -专利权人：三星电子株式会社
申请日： 2018-06-29 - 公布日： 2023-10-03 - 主分类号： G11C16/08 文献下载
摘要：为了操作包括多个NAND串的存储器设备，当选择的字线的电压增加时，使多个NAND串中未选择的NAND串浮置，以使得未选择的NAND串的沟道电压升高。当选择的字线的电压降低时，使未选择的NAND串的沟道电压放电。当选择的字线的电压增加时，可以通过使未选择的NAND串浮置以使得未选择的NAND串的沟道电压的升高与选择的字线的电压的增加一起发生来降低负载，当选择的字线的电压降低时，可以通过在选择的字线的电压降低时使未选择的NAND串的升高的沟道电压放电来降低负载。通过这样降低选择的字线的负载，可以缩短电压建立时间并提高存储器设备的操作速度。
包括 nand 存储器设备操作方法

[发明专利]包括非易失性存储器设备的存储器系统及其动态存取方法-CN201910438472.8有效
发明人：文相权;金敬镐;金志烘;郑宰镛 -专利权人：三星电子株式会社;首尔大学校产学协力团
申请日： 2014-06-12 - 公布日： 2023-09-29 - 主分类号： G11C16/14 文献下载
摘要：一种从存储器设备的存储器块读取数据的方法，该方法包括：响应于从存储器块读数据的请求而检测存储器块的写模式；基于存储器块的所检测的写模式来设置读电压；以及使用所设置的读电压来从存储器块读取数据。
包括非易失性存储器设备存储器系统及其动态存取方法

[发明专利]检测电源噪声的非易失性存储设备及其操作方法-CN201710976440.4有效
发明人：朴商秀;郑宰镛 -专利权人：三星电子株式会社
申请日： 2017-10-19 - 公布日： 2023-05-23 - 主分类号： G11C29/02 文献下载
摘要：一种非易失性存储设备，包括：存储单元阵列，存储数据；以及控制逻辑。所述控制逻辑被配置为控制对数据的读取操作、编程操作或擦除操作。所述控制逻辑还被配置为基于提供给存储单元阵列的电压源中的一个和第一参考电压，检测第一电源噪声，并基于电压源中的所述一个电压源、以及第一参考电压和第二参考电压中的每个，检测第二电源噪声。所述控制逻辑被配置为基于是否检测到第一和第二电源噪声中的至少一个，确定是否执行读取操作的操作时段、编程操作的操作时段或擦除操作的操作时段中的至少一个。
检测电源噪声非易失性存储设备及其操作方法

[发明专利]非易失性存储器装置和非易失性存储器装置的操作方法-CN202211433564.5在审
发明人：全莹根;柳炯硕;郑宰镛;崔炳镕 -专利权人：三星电子株式会社
申请日： 2022-11-16 - 公布日： 2023-05-19 - 主分类号： G11C16/04 文献下载
摘要：公开了非易失性存储器装置和非易失性存储器装置的操作方法。所述非易失性存储器装置包括：存储器单元阵列，包括分别连接到多条字线的多个存储器单元；多个第一传输晶体管，每个第一传输晶体管连接到所述多条字线中的一条字线的一侧；多个第二传输晶体管，每个第二传输晶体管连接到所述多条字线中的一条字线的另一侧；电压生成器，被配置为：生成多个操作电压，并且将所述多个操作电压施加到存储器单元阵列；响应于第一开关控制信号，第一开关电路被配置为将所述多个第一传输晶体管连接到电压生成器；并且响应于第二开关控制信号，第二开关电路被配置为将所述多个第二传输晶体管连接到电压生成器。
非易失性存储器装置操作方法

[发明专利]垂直存储器件-CN202210644833.6在审
发明人：权容奭;卢永植;朴相元;徐圣鋎;李东奎;郑宰镛 -专利权人：三星电子株式会社
申请日： 2022-06-08 - 公布日： 2022-12-16 - 主分类号： H01L27/11529 文献下载
摘要：一种存储器件，包括：在第一方向和垂直于第一方向的第二方向上延伸的第一衬底，第一衬底包括存储单元区和第一外围电路区；以及第二衬底，包括第二外围电路区，在第一方向和第二方向上延伸，第二衬底在垂直于第一方向和第二方向的第三方向上与第一衬底重叠。该存储器件还包括：存储单元阵列，设置在存储单元区中并且包括在第三方向上延伸的多个垂直沟道结构；设置在第二外围电路区中的外围电路；以及在第三方向上延伸穿过第一外围电路区和第二外围电路区的电阻器。该电阻器包括在第一方向上与多个垂直沟道结构重叠的多个电阻接触结构。
垂直存储器件

[发明专利]存储器件、存储器控制器及包括其的存储系统-CN202110898235.7在审
发明人：郑原宅;金甫昌;高贵汉;郑宰镛 -专利权人：三星电子株式会社
申请日： 2021-08-05 - 公布日： 2022-02-22 - 主分类号： G11C16/14 文献下载
摘要：提供了存储器件、存储器控制器及包括其的存储器系统。所述存储系统包括：第一存储器件，所述第一存储器件包括多个第一存储块，每个所述第一存储块包括在垂直于衬底的方向上堆叠的多个第一存储单元；以及存储器控制器，所述存储器控制器被配置为控制所述第一存储器件的存储操作。所述存储器控制器被配置为基于每个所述第一存储块中包括的第一未打开的(N/O)串的数目，为每个所述第一存储块选择和运行不同的控制方案中的相应控制方案。
存储器件存储器控制器包括存储系统

[发明专利]存储器件及包括其的存储器系统-CN202110838953.5在审
发明人：金甫昌;郑原宅;高贵汉;郑宰镛 -专利权人：三星电子株式会社
申请日： 2021-07-23 - 公布日： 2022-01-25 - 主分类号： G11C16/12 文献下载
摘要：一种存储器件包括存储单元阵列以及控制逻辑，所述存储单元阵列包括多个存储单元，所述多个存储单元在相对于衬底的垂直方向上形成多个串，所述控制逻辑被配置为：响应于写入命令从多个串检测未打开的串(N/O串)，以及对要被编程在所述N/O串中的多个目标存储单元上的多条目标数据进行转换，使得所述多条目标数据具有限制向所述多个目标存储单元施加编程电压的次数的值。
存储器件包括存储器系统

[发明专利]非易失性存储器装置及其编程方法-CN201911256059.6在审
发明人：金炳秀;金完东;郑宰镛 -专利权人：三星电子株式会社
申请日： 2019-12-10 - 公布日： 2020-10-30 - 主分类号： G11C16/34 文献下载
摘要：公开一种非易失性存储器装置及其编程方法。所述非易失性存储器装置包括：存储器单元阵列，包括分别连接到多条位线的多个存储器单元；以及控制逻辑单元，被配置为控制关于所述多个存储器单元的编程操作。控制逻辑单元被配置为：在编程操作期间，通过使用正常编程验证条件来执行关于所述多个存储器单元的正常编程验证操作，以及基于在编程操作期间接收的挂起命令，通过使用与正常编程验证条件不同的初始编程验证条件来执行关于所述多个存储器单元的初始编程验证操作。
非易失性存储器装置及其编程方法

[发明专利]包括非易失性存储器设备的存储器系统及其动态存取方法-CN201410262009.X有效
发明人：文相权;金敬镐;金志烘;郑宰镛 -专利权人：三星电子株式会社;首尔大学校产学协力团
申请日： 2014-06-12 - 公布日： 2020-08-28 - 主分类号： G11C16/14 文献下载
摘要：一种操作存储器设备的方法包括：基于在存储器块上执行的擦除周期的数量和用于执行每个擦除周期的擦除电压来确定擦除模式；以及基于所确定的擦除模式来设置用于在存储器块上执行擦除操作的擦除电压电平。
包括非易失性存储器设备存储器系统及其动态存取方法

[发明专利]非易失性存储器装置及其操作方法-CN202010061134.X在审
发明人：李秀雄;金贤真;郑宰镛 -专利权人：三星电子株式会社
申请日： 2020-01-19 - 公布日： 2020-08-18 - 主分类号： G11C16/26 文献下载
摘要：本公开提供了页缓冲器电路的操作方法、非易失性存储器装置及其操作方法。一种非易失性存储器装置包括：包括多个存储器单元的存储器单元阵列、页缓冲器电路和控制逻辑电路。页缓冲器电路包括多个第一页缓冲器和多个第二页缓冲器，其各自包括感测锁存器、数据锁存器和高速缓存锁存器。感测锁存器感测存储在存储器单元阵列中的数据并将所感测的数据转储到数据锁存器，数据锁存器将由感测锁存器转储的数据转储到高速缓存锁存器，并且高速缓存锁存器将由数据锁存器转储的数据发送到数据I/O电路。在包括在多个第一页缓冲器中的至少一个中的高速缓存锁存器执行数据发送操作的同时，包括在多个第二页缓冲器中的至少一个中的数据锁存器执行数据转储操作。
非易失性存储器装置及其操作方法

[发明专利]包括存储器平面的非易失性存储器装置和存储器系统-CN201910822535.X在审
发明人：金贤真;刘忠昊;李镕圭;郑宰镛 -专利权人：三星电子株式会社
申请日： 2019-09-02 - 公布日： 2020-06-05 - 主分类号： G11C16/04 文献下载
摘要：提供一种非易失性存储器装置、存储器系统和垂直NAND快闪存储器装置，所述非易失性存储器装置可以包括多个存储器平面和多个平面专用焊盘组。多个存储器平面可以包括具有非易失性存储器单元的多个存储器单元阵列和多个页缓冲器电路。多个页缓冲器电路中的每一个可以通过位线连接到多个存储器单元阵列中的每一个中包括的各非易失性存储器单元中的非易失性存储器单元。多个平面专用焊盘组可以通过多个数据路径分别连接到多个页缓冲器电路，使得多个平面专用焊盘组中的每一个专用地连接到多个页缓冲器电路中的每一个。可以通过减少数据传输延迟并支持并行数据传输来增加数据传输的带宽，并且可以通过去除数据多路复用和/或信号路由来降低功耗。
包括存储器平面非易失性存储器装置系统

[发明专利]半导体裸片的缺陷检测结构、半导体装置和缺陷检测方法-CN201910402840.3在审
发明人：李民宰;金相录;郑秉勋;李泰成;任政炖;郑宰镛;崔荣暾 -专利权人：三星电子株式会社
申请日： 2019-05-15 - 公布日： 2020-03-24 - 主分类号： H01L23/544 文献下载
摘要：提供了一种半导体裸片的缺陷检测结构、半导体装置和缺陷检测方法。所述半导体装置包括半导体裸片、缺陷检测结构和输入输出电路。半导体裸片包括中心区域和围绕中心区域的外围区域。外围区域包括左下角区域、左上角区域、右上角区域和右下角区域。缺陷检测结构形成在外围区域中。缺陷检测结构包括位于左下角区域中的第一导电回路、位于右下角区域中的第二导电回路、位于左下角区域和左上角区域中的第三导电回路以及位于右下角区域和右上角区域中的第四导电回路。输入输出电路电连接到第一导电回路、第二导电回路、第三导电回路和第四导电回路中的端节点。
半导体缺陷检测结构装置方法

[发明专利]非易失性存储器装置和包括其的存储器系统及其编程方法-CN201810668463.3在审
发明人：郑原宅;南尚完;朴镇宇;郑宰镛 -专利权人：三星电子株式会社
申请日： 2018-06-26 - 公布日： 2019-01-01 - 主分类号： G11C16/08 文献下载
摘要：一种三维非易失性存储器装置，其包括单元串。所述单元串包括柱结构，其包括竖直地堆叠在衬底上的地选择晶体管、多个存储器单元和串选择晶体管。存储器单元包括第一单元组和堆叠在第一单元组上的第二单元组，并且柱结构的至少一部分的水平宽度朝着衬底在深度方向上减小。对存储器装置编程的方法包括：通过柱结构的地选择晶体管将单元串的第一单元组的存储器单元的沟道初始化；以及随后将编程电压施加至单元串的柱结构的存储器单元。
存储器单元单元组柱结构非易失性存储器装置地选择晶体管衬底堆叠编程串选择晶体管存储器系统存储器装置编程电压初始化沟道减小竖直三维施加

[发明专利]存储器件、存储系统及控制存储器件的读取电压的方法-CN201310311596.2在审
发明人：崔明勋;郑宰镛;朴起台 -专利权人：三星电子株式会社
申请日： 2013-07-23 - 公布日： 2014-02-12 - 主分类号： G11C7/10 文献下载
摘要：本发明提供了存储器件、存储系统及控制存储器件的读取电压的方法。所述存储器件包括：具有多个存储器单元的存储器单元阵列；以及包括多个页面缓冲器的页面缓冲单元，所述多个页面缓冲器配置为对以不同的读取电压电平分别从所述多个存储器单元中的一些存储器单元中顺序读取的多个数据片段进行存储，并且所述多个页面缓冲器配置为对所述多个数据片段分别执行逻辑操作。所述存储器件还包括计数单元，该计数单元配置为基于所述逻辑操作的结果来对由所述不同的读取电压电平所限定的多个段中的每一段内存在的存储器单元的数量进行计数。
存储器件存储系统控制读取电压方法

[发明专利]存储器系统、数据存储设备、存储卡和固态驱动器-CN201210505018.8在审
发明人：尹翔镛;庆桂显;李哲昊;郑宰镛 -专利权人：三星电子株式会社
申请日： 2012-11-30 - 公布日： 2013-06-05 - 主分类号： G11C16/06 文献下载
摘要：公开了一种存储器系统、数据存储设备、存储卡和固态驱动器，存储器系统包括：具有用户区和缓冲区的非易失性存储器；以及管理模式改变操作的磨损等级控制逻辑，在模式改变操作中，基于非易失性存储器的磨损等级信息，用户区的存储器块被部分改变到缓冲区。
存储器系统数据存储设备固态驱动器

1
2
下一页»
尾页
共 19 条