“赖李龙”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果15个，建议您升级VIP下载更多相关专利

[发明专利]半导体测试结构的制备方法以及测试方法-CN201510264660.5有效
发明人： 赖李龙;朱灵;张琦;李楠 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2015-05-21 - 公布日： 2019-02-12 - 主分类号： H01L21/66 文献下载
摘要：本发明揭示了一种半导体测试结构的制备方法，包括：提供一待测芯片，所述待测芯片包括自下至上依次层叠的衬底、栅极层以及多层互连层；从最顶层的互连层开始进行剥离，去除金属线厚度在大于2μm的所述互连层；从所述衬底的下表面标记所述目标栅极下方的有源区的位置；对所述衬底制备凹孔，所述凹孔暴露出所述目标栅极或所述目标栅极下方的有源区对应的连接孔；在所述衬底的下表面制备一金属层，所述金属层至少覆盖所述凹孔的内壁；以及去除暴露出的所述互连层中的至少部分电介质层，露出所述暴露出的互连层中的金属线。本发明还提供一种该半导体测试结构的测试方法。使用该半导体测试结构可以方便的完成电子束吸收电流的高电阻短路的测试。
半导体测试结构制备方法以及

[发明专利]测试结构及测试方法-CN201410392190.6有效
发明人：钟强华;孙明圣;赖李龙 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2014-08-11 - 公布日： 2018-05-04 - 主分类号： H01L21/66 文献下载
摘要：本申请公开了一种测试结构及测试方法。其中，该测试结构包括半导体基体；深阱，设置于半导体基体中；第一阱，设置于深阱中；第一掺杂区和导电类型与第一掺杂区的导电类型相反的第二掺杂区，设置于深阱和第一阱之间，且第一掺杂区的导电类型与第一阱的导电类型相同；第三掺杂区和导电类型与第三掺杂区的导电类型相反的第四掺杂区，设置于第一阱中，且第三掺杂区的导电类型与第一掺杂区的导电类型相反；焊盘，分别与第一掺杂区、第二掺杂区、第三掺杂区和第四掺杂区形成电连接。通过该测试结构能够直接监测到阱漏电，并迅速找到阱漏电流的方向，从而省去了对芯片进行热点分析及芯片去层的处理过程，进而减少了监测阱漏电流所需的时间。
测试结构方法

[发明专利]半导体检测结构及形成方法、检测方法-CN201410185201.3有效
发明人：李楠;赖李龙;朱灵 -专利权人：中芯国际集成电路制造(北京)有限公司;中芯国际集成电路制造(上海)有限公司
申请日： 2014-05-04 - 公布日： 2018-03-09 - 主分类号： G01Q60/00 文献下载
摘要：一种半导体检测结构及形成方法、检测方法，其中，半导体检测结构的形成方法包括提供表面具有待测器件结构的衬底，所述衬底和待测器件结构表面具有介质层，所述介质层表面具有导电结构、以及用于电隔离所述导电结构的绝缘层；采用第一平坦化工艺去除所述导电结构和绝缘层，直至暴露出所述介质层的第一表面为止；在所述第一平坦化工艺之后，采用粘结层使介质层的第一表面固定于基底表面；在所述介质层固定于基底表面之后，去除所述衬底，并暴露出介质层的第二表面和待测器件结构表面为止，所述介质层的第二表面与待测器件表面齐平，所述介质层的第二表面与第一表面相对。所形成的半导体检测结构用于扫描探针显微镜检测，能够使检测结果更精确。
半导体检测结构形成方法

[发明专利]芯片中静态电流失效器件的检测方法和装置-CN201410182150.9有效
发明人：潘建峰;赖李龙 -专利权人：中芯国际集成电路制造(北京)有限公司;中芯国际集成电路制造(上海)有限公司
申请日： 2014-04-30 - 公布日： 2017-11-14 - 主分类号： G01R31/00 文献下载
摘要：一种芯片中静态电流失效器件的检测方法和装置，所述方法包括判定所述芯片中是否存在静态电流失效器件；当所述芯片中存在静态电流失效器件时，检测所述芯片中的热点位置；当所述热点有至少两个时，根据所述热点在电路版图文件中的位置信息，选取所述热点的共同电路路径；将所述共同电路路径的版图转换为对应的电路图，并将所述热点位置标识于所述电路图的对应位置；检测所述热点在所述电路图中的共通器件；在所述电路版图中标识所述共通器件的位置作为所述静态电流失效器件的位置。通过所述方法和装置，能够在版图的相应处快速准确地找到失效点，从而提高检测的准确性，以及节省检测时间。
芯片静态电流失效器件检测方法装置

[实用新型]一种TEM样品承载装置-CN201621492933.8有效
发明人：王妍;赖李龙 -专利权人：中芯国际集成电路制造（北京）有限公司;中芯国际集成电路制造（上海）有限公司
申请日： 2016-12-30 - 公布日： 2017-07-14 - 主分类号： H01J37/20 文献下载
摘要：本实用新型提供一种TEM样品承载装置，至少包括栅格结构、样品载网以及碳膜；所述栅格结构包括基底及位于所述基底一侧向外延伸的至少一个附连元件，所述附连元件适于附连样品；所述样品载网为金属网格结构，所述样品载网对称设于所述基底的两端并与所述附连元件位于同一侧，且所述样品载网与所述基底的外轮廓构成一大于半圆的结构；所述碳膜覆盖于所述样品载网上。本实用新型的TEM样品承载装置很容易装载到TEM样品杆上，节约装载时间；避免样品在装载过程中丢失；防止承载装置从TEM样品杆的孔中掉落而损伤样品；实现高分辨率TEM/STEM的图片；该承载装置还可以重复利用，节约成本。
一种 tem 样品承载装置

[实用新型]一种纳米探针存放装置-CN201420103454.7有效
发明人：张琦;赖李龙 -专利权人：中芯国际集成电路制造（北京）有限公司
申请日： 2014-03-07 - 公布日： 2014-08-13 - 主分类号： B65D85/24 文献下载
摘要：本实用新型公开一种纳米探针存放装置，通过探针容器的结构设计，提高了探针的存放的稳固性及取放的便捷性；通过将探针容器放置于真空袋中，保证了探针容器的洁净度，避免外界空气与探针接触对其造成的污染。从而改善了现有技术在使用完探针进行存放时，由于受外界环境及固定效果不佳等因素的影响，致使探针被污染或变形而无法进行重复使用的情况，节约了资源，减少了产业额外的开销。
一种纳米探针存放装置

[实用新型]芯片固定装置及芯片固定系统-CN201420103802.0有效
发明人：张琦;赖李龙 -专利权人：中芯国际集成电路制造（北京）有限公司
申请日： 2014-03-07 - 公布日： 2014-08-13 - 主分类号： H01L21/687 文献下载
摘要：本实用新型所提供的芯片固定装置及芯片固定系统中，当芯片固定时，待固定芯片设置于载具上，通过对芯片固定装置中的承托部件及支撑部件的结构设计，实现对芯片的固定。避免了由于胶带材质不适用于高温环境或者银的液态胶需要较长的固化时间，使得芯片上有残胶或者芯片表面易被氧化的情况，提高了芯片在进行测试时的测量结果的精准度及芯片在进行量产时的成品率。
芯片固定装置系统

[发明专利]SCM样品横断面的制备方法-CN201310020360.3有效
发明人：李楠;赖李龙;朱灵 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2013-01-18 - 公布日： 2014-07-23 - 主分类号： G01Q30/20 文献下载
摘要：本发明提供一种SCM样品横断面的制备方法，包括在晶片上形成标识，确定目标样品的位置；根据所述标识去除所述目标样品一侧的预定义宽度的晶片；采用聚焦离子束研磨所述目标样品一侧剩余的晶片，形成暴露出所述目标样品横断面的预定义大小的开口；按照第一工艺配方对所述目标样品的一侧进行热氧化，湿法腐蚀热氧化后的所述目标样品的一侧，以暴露出所述目标样品的横断面；按照第二配方对所述目标样品的横断面进行热氧化，以形成SCM样品横断面。避免后续横断面的结构缺陷，同时省去了化学机械抛光过程，提高了聚焦离子束研磨形成开口后的后续工艺的可控性，提高SCM样品横断面制备效率。
scm 样品横断面制备方法

[发明专利]一种存储器芯片位线失效分析方法-CN201010181322.2有效
发明人：刘海君;赖李龙;高慧敏;陈宏领 -专利权人：武汉新芯集成电路制造有限公司;中芯国际集成电路制造(上海)有限公司
申请日： 2010-05-21 - 公布日： 2011-11-23 - 主分类号： H01L21/66 文献下载
摘要：本发明提供一种存储器芯片位线失效分析方法，包括以下步骤：通过机械研磨去除待分析芯片的互连金属层和位线层的大部分；通过机械研磨去除待分析芯片的衬底的大部分；通过湿法刻蚀完全去除待分析芯片的残存的衬底；通过干法刻蚀去除待分析芯片位线接触窗底部的介质层的大部分，保留一薄层的介质层；对待分析芯片的位线接触窗的顶部进行检测，确定位线失效的具体位置。本发明方法可使待分析芯片充分减薄，可直接通过电子显微镜进行观测确定其位线短路失效的具体位置，大大提高了工作效率，节省了时间成本。
一种存储器芯片失效分析方法

[发明专利]存储芯片位线失效分析方法-CN201010181309.7有效
发明人：刘海君;赖李龙;高慧敏 -专利权人：武汉新芯集成电路制造有限公司;中芯国际集成电路制造(上海)有限公司
申请日： 2010-05-21 - 公布日： 2011-11-23 - 主分类号： G01R31/311 文献下载
摘要：本发明提供一种存储器芯片位线失效分析方法，用以对包含埋入式位线及金属位线结构的存储器芯片进行位线失效分析，每条所述埋入式位线与相应的所述金属位线之间通过多个位线接触窗相连，所述方法包括以下步骤：去除所述存储芯片的金属位线之上的钝化层、互连金属层及层间介质层，暴露出所述金属位线；通过电测试确定存储芯片上相互之间存在短路的两条金属位线，逐段切割其中的一条金属位线，使得该金属位线中连接于相邻位线接触窗的部分之间均被割断；去除存储芯片的衬底及包含在衬底内的埋入式位线，形成检测样片；对所述检测样片进行电势对比成像观测，确定所述短路金属位线的具体失效位置。
存储芯片失效分析方法

[发明专利]一种芯片失效分析方法-CN201010181477.6有效
发明人： 赖李龙;高慧敏;陈宏领 -专利权人：中芯国际集成电路制造(上海)有限公司;武汉新芯集成电路制造有限公司
申请日： 2010-05-21 - 公布日： 2011-11-23 - 主分类号： G01R31/28 文献下载
摘要：本发明提供一种芯片失效分析方法，用于检测芯片栅极的缺陷特征，其步骤包括：通过机械研磨去除进行失效分析的芯片的衬底和有源区的大部分；通过湿法刻蚀去除芯片残存的衬底和有源区；通过干法刻蚀去除芯片的栅氧层的大部分，保留的部分栅氧层用于保护栅极第一多晶硅层；检测所述第一多晶硅层是否存在缺陷特征。本发明方法可将芯片准确剥离至栅极第一层多晶硅的底部，测得其底部的精确尺寸参数，并可大大提高工作效率，节省时间成本。
一种芯片失效分析方法

[发明专利]一种透射电子显微镜观测样品制备方法-CN201010164276.5无效
发明人：刘海君;赖李龙;张顺勇 -专利权人：中芯国际集成电路制造(上海)有限公司;武汉新芯集成电路制造有限公司
申请日： 2010-04-29 - 公布日： 2011-11-09 - 主分类号： G01N1/28 文献下载
摘要：本发明提供一种透射电子显微镜观测样品制备方法，包括以下步骤：在所述图形层的表面选定电镜观测区域，去除同所述电镜观测区域一边相邻的图形层及衬底，暴露出所述电镜观测区域一边的图像层截面和衬底层截面；去除所述半导体器件衬底的大部分，保留部分衬底；对所述电镜观测区域内的衬底进行削切，形成一贯通槽；对与所述贯通槽相邻的所述暴露出的电镜观测区域一边的图形层截面进行削切，使得所述图形层截面上的不同图层上包括无其他图层和衬底在该图层的前后对该图层进行遮挡的特定部分，所述各图层的特定部分共同构成图形层观测区；对所述半导体器件进行削切，使得包含所述图形层观测区的器件尺寸符合透射电子显微镜的样品尺寸要求。
一种透射电子显微镜观测样品制备方法

[发明专利]离子注入测试体、离子注入区掩膜版及离子注入测试方法-CN200710046216.1有效
发明人：丁宇;居建华;赖李龙 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2007-09-17 - 公布日： 2009-03-25 - 主分类号： H01L23/544 文献下载
摘要：一种离子注入测试体，对应于不同的半导体基底，所述测试体包含器件区；所述测试体还包含至少一个用以进行离子注入制程检测的检测区，所述检测区位于所述器件区外。利用所述离子注入测试体可在离子注入制程检测过程中较真实地反映产品离子注入制程的制造效果。本发明还提供了一种离子注入区掩膜版，以形成具有可较真实地反映产品离子注入制程制造效果的离子注入区的离子注入测试体；本发明还提供了一种离子注入测试方法，使得离子注入制程检测操作可较真实地反映产品离子注入制程的制造效果。
离子注入测试区掩膜版方法

[发明专利]聚焦离子束设备及聚焦离子束检测方法-CN200710037676.8有效
发明人： 赖李龙 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2007-02-13 - 公布日： 2008-08-20 - 主分类号： G01N23/04 文献下载
摘要：本发明公开了一种聚焦离子束设备，包括壳体、用于在样品上产生断面的聚焦离子束装置、用于检测所述断面的扫描电子显微镜装置，以及样品台，此外，还包括与所述样品台相连的，用于旋转所述样品台的断面偏转装置，且所述断面偏转装置的偏转轴线垂直于所述断面。本发明的聚焦离子束检测方法中，增加了沿垂直于所述断面的偏转轴线旋转样品台以调整样品台偏转角度的步骤，避免了离子束在样品内造成的损伤性缺陷，使得检测结果更为准确清晰，并且在实现上也简单方便。
聚焦离子束设备检测方法

[发明专利]试样台-CN200610116904.6无效
发明人： 赖李龙 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2006-09-30 - 公布日： 2008-04-02 - 主分类号： G01N23/18 文献下载
摘要：一种试样台，应用于聚焦离子束断面分析，包括支撑杆和载物台，所述载物台包括与所述支撑杆连接的第一载物面，其特征在于：所述载物台还至少包括一与所述第一载物面相交的第二载物面。本发明的载物台可用于聚焦离子束断面分析设备中进行倾斜断面的制备。
试样

1
共 15 条