首页 在售
电子信息机械制造新型材料电气自动化新能源安全防护环保资源轻工纺织生物医药包装印刷海洋开发仪器仪表航空航天建材建筑农林牧业食品饮料采矿冶金家居用品化学化工交通运输橡胶塑料教育休闲其他
求购
电子信息机械制造新型材料电气自动化新能源安全防护环保资源轻工纺织生物医药包装印刷海洋开发仪器仪表航空航天建材建筑农林牧业食品饮料采矿冶金家居用品化学化工交通运输橡胶塑料教育休闲其他
查询 申请 展会 资讯 专利榜 企服商城 升级VIP
专利名称
农业 化学；冶金 建筑 机械工程 区域搜索
主分类
A 农业
B 作业；运输
C 化学；冶金
D 纺织；造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果105个，建议您升级VIP下载更多相关专利
  • [发明专利]半导体结构及其制备方法-CN202210404911.5在审
  • 邵光速;肖德元;邱云松;刘佑铭;蒋懿;苏星松;朱煜寒 - 长鑫存储技术有限公司
  • 2022-04-18 - 2023-10-27 - H01L21/336
  • 本发明涉及一种半导体结构的制备方法，包括：提供基底；于基底中形成若干平行间隔排布的且沿第一方向延伸的第一沟槽，以及相邻第一沟槽之间的初始有源区，初始有源区包括靠近第一沟槽底部的第一初始源漏区、远离第一沟槽底部的第二初始源漏区和位于第一初始源漏区和第二初始源漏区之间的初始沟道区；形成保护介质层，保护介质层覆盖第二初始源漏端的侧壁和初始沟道区的侧壁；减薄第一初始源漏区；于第一初始源漏区相对的两侧沉积导电材料层，以形成位线结构，位线结构沿第一方向延伸。上述半导体结构的制备方法，可以提高位线质量，减小位线结构与源漏区的接触电阻，降低RC延迟。
  • 半导体结构及其制备方法
  • [发明专利]半导体结构及其制备方法-CN202310661104.6有效
  • 蒋懿;邱云松;肖德元;胡敏锐;廖昱程;冯道欢 - 长鑫存储技术有限公司
  • 2023-06-06 - 2023-10-24 - H10B12/00
  • 本公开实施例涉及半导体领域，提供一种半导体结构及其制备方法，半导体结构包括：基底，基底包括沿第一方向排布的多个半导体柱，每一半导体柱包括第一源漏区、沟道区以及第二源漏区；沿第一方向延伸的位线，位线位于基底内，位线与每一半导体柱的第一源漏区电接触，位线内具有N型掺杂离子或者P型掺杂离子；位线包括沿第一方向依次交替排布的多个外延层和多个连接层，每一连接层位于每两个相邻的外延层之间且与外延层电接触，每一连接层与每一第一源漏区电接触；沿第二方向延伸的字线，字线位于基底内，字线与沟道区正对。本申请提供的半导体结构及其制备方法至少有利于提高所制备的半导体结构的良率。
  • 半导体结构及其制备方法
  • [发明专利]半导体结构的制造方法-CN202310828775.7在审
  • 廖昱程;蒋懿;杨晨 - 长鑫存储技术有限公司
  • 2023-07-06 - 2023-10-20 - H10B12/00
  • 本公开实施例提供一种半导体结构的制造方法，包括：提供基底及多个有源柱，多个有源柱在基底上沿第一方向和第二方向间隔排布，且均沿第三方向延伸，第一方向、第二方向与第三方向两两相交，基底上还具有填充相邻有源柱之间间隙的介质层；图形化介质层，以形成沿第二方向交替设置的第一沟槽和第二沟槽，其中，第一沟槽和第二沟槽均沿第一方向延伸，且分别露出沿第二方向排布的有源柱的至少部分侧壁，在沿第三方向上，第一沟槽和第二沟槽具有不同的深度；形成填充第一沟槽的第一字线，形成填充第二沟槽的第二字线，在沿第三方向上，第一字线与第二字线之间相互错开。本公开实施例至少利于降低相邻字线之间的电容耦合效应。
  • 半导体结构制造方法
  • [发明专利]存储器及其形成方法-CN202210276127.0在审
  • 黄娟娟;蒋懿;白卫平;肖德元 - 长鑫存储技术有限公司
  • 2022-03-21 - 2023-09-29 - H10B12/00
  • 本公开提供的存储器的形成方法包括如下步骤：形成衬底、以及位于所述衬底上的半导体层；图案化所述半导体层，形成多个第一隔离结构和沟道区，所述第一隔离结构包括第一通孔和第二通孔、以及位于所述第一通孔和所述第二通孔之间的第一隔离柱；形成填充满所述第一通孔和所述第二通孔的第一填充层；去除所述第一隔离柱，形成位于所述第一填充层中的第三通孔；形成填充满所述第三通孔的阻挡层；去除所述第一填充层，暴露所述沟道区；形成覆盖于所述沟道区表面的栅极层。本公开简化了存储器的制造工艺，减小了相邻栅极层之间的厚度差异，提高了所述存储器内部多个所述栅极层之间的厚度均匀性。
  • 存储器及其形成方法
  • [发明专利]一种半导体结构的制备方法和半导体结构-CN202310834072.5在审
  • 廖昱程;蒋懿;杨晨 - 长鑫存储技术有限公司
  • 2023-07-07 - 2023-08-08 - H10B63/10
  • 本公开涉及半导体技术领域，提供了一种半导体结构的制备方法和半导体结构，该方法包括：提供衬底；形成沿第二方向延伸的字线，并于字线的表面形成第一介质层，其中，字线部分位于衬底内；于字线的两侧分别形成源极接触结构和漏极接触结构；于漏极接触结构上方形成第一电极；于第一电极上方形成相变层，并于相变层上形成第二电极；于第二电极上方形成位线接触结构；于位线接触结构上方形成沿第一方向延伸的位线；于位线上方形成第二介质层。本公开实施例能够简化制备相变存储器的工艺，提高存储密度，并改善RC延迟等缺陷，提升相变存储器的性能。
  • 一种半导体结构制备方法
  • [发明专利]半导体结构及其制作方法、存储器-CN202210939226.2在审
  • 邵光速;肖德元;邱云松;蒋懿;苏星松 - 长鑫存储技术有限公司
  • 2022-08-05 - 2023-01-24 - H01L21/768
  • 本公开实施例提供一种半导体结构及其制作方法、存储器，所述半导体结构的制作方法包括：在衬底中形成沿第一方向延伸的若干平行的第一沟槽以及填充第一沟槽的第一隔离结构；第一方向平行于衬底表面；在衬底和第一隔离结构中形成沿第二方向延伸的若干平行的第二沟槽，第一沟槽与第二沟槽将衬底切割形成多个有源柱；第二方向与第一方向垂直；第二沟槽的深度小于第一沟槽的深度；在第二沟槽的底部形成在第二方向上与第一隔离结构交替排列的第二隔离结构；第二隔离结构的顶面低于第二沟槽中第一隔离结构处的底面；在第二隔离结构上方形成若干平行的位线结构；位线结构在第一方向上贯穿多个有源柱；在位线结构上方形成若干平行的字线结构。
  • 半导体结构及其制作方法存储器
  • [发明专利]三维半导体结构及其形成方法-CN202210667646.X在审
  • 蒋懿;肖德元;刘佑铭;苏星松;白卫平;邵光速 - 长鑫存储技术有限公司
  • 2022-06-14 - 2022-10-25 - H01L27/108
  • 本公开涉及一种三维半导体结构及其形成方法。所述三维半导体结构包括：衬底；器件结构，位于所述衬底的顶面上，包括沿第一方向间隔排布的存储行，所述存储行包括沿第二方向间隔排布的存储单元、以及位于相邻所述存储单元之间的间隙，所述存储单元包括第一堆叠层和字线结构，所述字线结构包括位于所述第一堆叠层内的第一部分、以及沿所述第一方向延伸出所述第一堆叠层的第二部分，至少存在相邻的两个所述存储行，一个所述存储行中的所述存储单元的所述第二部分延伸至另一个所述存储行中的所述间隙内。本公开能够充分利用所述衬底表面的空间，提高了三维半导体结构的集成度。
  • 三维半导体结构及其形成方法
  • [发明专利]半导体结构及其制备方法-CN202210621768.5在审
  • 肖德元;邵光速;邱云松;蒋懿;刘佑铭 - 长鑫存储技术有限公司
  • 2022-06-02 - 2022-10-14 - H01L23/538
  • 本申请涉及一种半导体结构及其制备方法，半导体结构包括：基底，包括半导体衬底，半导体衬底上具有沿第一方向延伸的第一沟槽以及沿第二方向延伸的第二沟槽，第一沟槽与第二沟槽交叉而在半导体衬底上形成多个半导体柱，第二沟槽内填充第一介质层，半导体柱顶部具有第二介质层，且第一沟槽侧壁具有第三介质层；隔离层，位于第一沟槽下方的半导体衬底内，且沿第二方向延伸；位线，位于隔离层上，且沿第二方向延伸，位线连接半导体柱底部。本申请实施例可以有效减少位线与衬底之间的漏电。
  • 半导体结构及其制备方法
  • [发明专利]半导体结构、测试结构、制备方法及测试方法-CN202210563778.8在审
  • 肖德元;邵光速;蒋懿;苏星松;邱云松 - 长鑫存储技术有限公司
  • 2022-05-23 - 2022-10-04 - H01L23/544
  • 本公开涉及一种半导体结构及其制备方法，包括衬底，其包括沿第一方向由第一沟槽间隔排布的多个立柱，各立柱沿第二方向的相对两侧形成有第二沟槽，相邻第二沟槽正下方的衬底内形成有沿第二方向延伸的目标导电结构，第一沟槽内及第二沟槽内依次叠置有第一介质层、导电层及第二介质层；第一沟槽的深度大于所述第二沟槽的深度；所述第一方向与所述第二方向相交，上述半导体结构中，通过设置导电层以形成字线结构，使字线结构连成一个整体，并通过第一介质层与第二介质层进行固定，使字线结构更加稳固，不易受损，且在测电性时仅需要选取任意一个测量点就可以完成所有字线结构的测量任务，极大的方便了测量半导体结构的电性能。
  • 半导体结构测试制备方法
友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期
咨询在线客服咨询在线客服
tel code back_top