“吴采宇”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果8个，建议您升级VIP下载更多相关专利

[发明专利]三维存储器、其制作方法及具有其的存储系统-CN202110790963.6有效
发明人： 吴采宇;蒲浩;高庭庭;李拓 -专利权人：长江存储科技有限责任公司
申请日： 2021-07-13 - 公布日： 2023-04-18 - 主分类号： H10B43/35 文献下载
摘要：本申请提供了一种三维存储器、其制作方法及具有其的存储系统。该制作方法包括以下步骤：提供衬底，衬底上具有堆叠体；在堆叠体上形成导电介质层，并形成由导电介质层贯穿至堆叠体的顶部选择栅切线；在堆叠体和导电介质层中形成贯穿至衬底的多排沟道孔列，并在各排沟道孔列中的沟道通孔中形成沟道结构。通过将顶部选择栅切线的制作工序移至填充控制栅结构的步骤之前，降低了现有制作选择栅切线的步骤中需要刻蚀多层材料而导致的工艺困难，有利于栅极隔槽见沟道孔数量的增加，进而有利于器件存储密度的提升。
三维存储器制作方法具有存储系统

[发明专利]三维存储器及其制备方法-CN202210368213.4在审
发明人：高庭庭;杜小龙;杨子晋;夏志良;刘小欣;孙昌志;袁伟;吴采宇 -专利权人：长江存储科技有限责任公司
申请日： 2022-03-30 - 公布日： 2022-07-29 - 主分类号： H01L27/1157 文献下载
摘要：本申请提供了一种三维存储器及其制备方法，所述方法包括：在衬底上形成包括交替堆叠的绝缘层和牺牲层的叠层结构，并形成贯穿叠层结构的沟道孔；通过沟道孔对部分牺牲层进行刻蚀，以形成第一凹槽；在沟道孔和第一凹槽的内壁形成第一填充层，并在第一凹槽内的第一填充层上形成第二填充层；以及对未被第二填充层覆盖的部分第一填充层进行氧化处理以形成多个氧化部。
三维存储器及其制备方法

[发明专利]半导体结构的制备方法、三维存储器和存储系统-CN202210339898.X在审
发明人：高庭庭;刘小欣;吴采宇;杜小龙;孙昌志;袁伟;夏志良;霍宗亮 -专利权人：长江存储科技有限责任公司
申请日： 2022-04-01 - 公布日： 2022-07-22 - 主分类号： H01L27/11556 文献下载
摘要：本公开的实施例提供了一种半导体结构的制备方法、三维存储器和存储系统，涉及半导体芯片技术领域，旨在提升半导体结构的制备良率。所述半导体结构的制备方法，包括：在衬底上形成电介质堆叠结构；形成贯穿电介质堆叠结构的第一沟道结构；形成贯穿电介质堆叠结构的栅极隔槽；经由栅极隔槽，去除第一牺牲层，形成第一间隙；经由第一间隙，对存储层的目标部位进行改性处理，形成阻隔部。在第一间隙内形成栅极绝缘层；经由栅极隔槽，去除至少部分第二牺牲层，形成第二间隙；在第二间隙内形成栅极层。上述半导体结构应用于三维存储器中，以实现数据的读取和写入操作。
半导体结构制备方法三维存储器存储系统

[发明专利]三维存储器及其制备方法-CN202210287250.2在审
发明人：高庭庭;吴采宇;刘小欣;杜小龙;孙昌志;袁伟 -专利权人：长江存储科技有限责任公司
申请日： 2022-03-22 - 公布日： 2022-06-28 - 主分类号： H01L27/11521 文献下载
摘要：本申请提供了一种三维存储器及其制备方法，该方法包括：在衬底上交替叠置牺牲层和绝缘层以形成叠层结构，将叠层结构图案化为多个台阶；在多个台阶上形成第一电介质层，在每个台阶处形成贯穿第一电介质层和叠层结构的虚拟沟道孔；在虚拟沟道孔的内表面形成绝缘阻隔层，在虚拟沟道孔的剩余空间填充虚拟沟道填充层；将第一电介质层、台阶上的部分绝缘阻隔层以及部分虚拟沟道填充层置换为隔离部，其中隔离部将虚拟沟道填充层分隔为位于其靠近衬底的一侧的第一虚拟沟道填充层和位于其远离衬底的一侧的第二虚拟沟道填充层；将牺牲层替换为栅极层；以及去除第二虚拟沟道填充层和部分隔离部以形成暴露台阶顶部的栅极层的空隙，并在空隙中填充导电材料。
三维存储器及其制备方法

[发明专利]制备三维存储器的方法-CN202110302061.3有效
发明人：高庭庭;刘小欣;耿万波;孙昌志;杜小龙;李拓;吴采宇 -专利权人：长江存储科技有限责任公司
申请日： 2021-03-22 - 公布日： 2022-04-29 - 主分类号： H01L27/1157 文献下载
摘要：本申请提供了一种制备三维存储器的方法，该方法包括：在衬底上形成源极牺牲层、位于源极牺牲层上方的叠层结构、以及贯穿叠层结构和源极牺牲层并延伸至衬底中的沟道孔；在沟道孔的内壁上依次形成功能层和非晶硅层；在叠层结构的远离衬底的顶表面形成诱发金属薄膜，使诱发金属薄膜与非晶硅层接触；诱发非晶硅层结晶，以形成结晶硅沟道层；以及去除源极牺牲层以及功能层的邻近于衬底的部分，以部分地暴露衬底和结晶硅沟道层；以及在所暴露的衬底上形成源极连接层，使之与所暴露的结晶硅沟道层接触。由此，可以改善三维存储器的沟道结构的载流子迁移率，从而改善半导体器件整体的电池电流。
制备三维存储器方法

[发明专利]三维存储器及其制备方法-CN202111107664.4在审
发明人： 吴采宇;高庭庭;李拓 -专利权人：长江存储科技有限责任公司
申请日： 2021-09-22 - 公布日： 2021-12-28 - 主分类号： H01L27/11524 文献下载
摘要：本申请提供一种三维存储器及其制备方法。该方法包括：提供一种半导体结构，包括依次堆叠的衬底、导电栅极层堆叠结构、顶部选择栅极层堆叠结构、介质层；其中，半导体结构的核心区内形成有沟道结构，顶部选择栅极层与沟道结构远离衬底一端的插塞采用同类型材料；采用第一掩膜板通过刻蚀，在介质层中形成停止于沟道结构的插塞的第一通孔，以及，在介质层中对应顶部选择栅台阶形成停止于顶部选择栅极台阶的顶部选择栅极层的第二通孔；采用第二掩膜板通过刻蚀，在介质层中对应导电栅极台阶形成停止于导电栅极台阶的导电栅极层的第三通孔。该方法采用一张掩膜板通过一次刻蚀工艺形成第一通孔和第二通孔，可以减少制作工序、节省生产成本。
三维存储器及其制备方法

[发明专利]用于增大半导体器件中的多晶硅晶粒尺寸的阶梯式退火工艺-CN202180001192.6在审
发明人：李拓;蒲浩;李磊;吴采宇 -专利权人：长江存储科技有限责任公司
申请日： 2021-03-29 - 公布日： 2021-08-06 - 主分类号： H01L27/11582 文献下载
摘要：公开了半导体制作方法和半导体器件。根据一些方面，一种存储器件包括在衬底上的具有交替的多个导电层和多个绝缘层的存储堆叠层、以及在存储堆叠层中垂直延伸的沟道结构。沟道结构包括在存储堆叠层中垂直延伸并且导电连接至源极结构的半导体沟道。该半导体沟道包括多晶硅，并且多晶硅的晶粒尺寸在100nm到600nm的范围内。
用于增大半导体器件中的多晶晶粒尺寸阶梯退火工艺

[发明专利]一种医用钛表面梯度纳米银的制备方法-CN201811187370.5有效
发明人：黄巧玲;李艳冉;林昌健;胡洁洁;吴采宇;郑锐鸿;董元军;余平;刘向阳 -专利权人：厦门大学
申请日： 2018-10-12 - 公布日： 2020-01-17 - 主分类号： C25D11/26 文献下载
摘要：一种医用钛表面梯度纳米银的制备方法，涉及医用钛表面涂层修饰。医用钛箔表面预处理；制备TiO
医用钛纳米银表面梯度双极制备纳米银颗粒电化学法梯度纳米电化学阳极氧化法表面预处理电化学参数电化学反应电解液配方高通量筛选离子电解液表面涂层尺寸梯度紧密排列梯度变化一步制备阵列表面阵列形状管表面银涂层钛纳米含银抗菌修饰配制耗时构筑应用

1
共 8 条