“李南照”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果8个，建议您升级VIP下载更多相关专利

[发明专利]一种具有非对称结构的晶体管及其制造方法-CN202310812142.7在审
发明人：申靖浩;李南照 -专利权人：深圳市驭灿科技有限公司
申请日： 2023-07-04 - 公布日： 2023-10-10 - 主分类号： H01L29/423 文献下载
摘要：本发明涉及晶体管技术领域，尤其涉及一种具有不对称结构的晶体管，该方法包括：硅晶圆，以及设置在所述硅晶圆上的栅极结构、源极结构和漏极结构，且所述栅极结构位于所述源极结构和所述漏极结构之间；所述栅极结构包括栅极氧化层、第一栅极层和第二栅极层，所述栅极氧化层位于所述硅晶圆之上，所述第一栅极层位于所述栅极氧化层之上，所述第二栅极层位于所述第一栅极层之上，其中，所述第一栅极层的长度与所述栅极氧化层的长度一致，所述第二栅极层的长度大于所述第一栅极层的长度。该晶体管实现其非对称结构，简化制造过程中的杂质注入工艺，形成精细化的晶体管，达到晶体管的高压特性，还能满足SOC半导体制造需求。
一种具有对称结构晶体管及其制造方法

[发明专利]一种半导体集成电路结构及其制造方法、划片道结构-CN202110275068.0在审
发明人： 李南照;高建峰;刘卫兵;杨涛;李俊峰;王文武 -专利权人：中国科学院微电子研究所;真芯（北京）半导体有限责任公司
申请日： 2021-03-15 - 公布日： 2022-09-20 - 主分类号： H01L23/58 文献下载
摘要：本公开提供了一种半导体集成电路结构及其制造方法、划片道结构，该半导体集成电路结构包括但不限于半导体衬底、叠层、第一金属结构、空隙及第二金属结构。至少一个叠层形成于半导体衬底上，第一金属结构镶嵌于该叠层内。至少一个空隙设置于第一金属结构的上方，并且形成于至少一个叠层内。第二金属结构设置于空隙的上方，第二金属结构、空隙以及第一金属结构共同形成与半导体衬底表面基本垂直的止裂结构。本公开能够有效防止切割晶圆时裂纹传递至芯片内的问题，进而极大提高了半导体集成电路良率和稳定性。本公开半导体集成电路整体结构更为简单，不仅降低成本和提高可靠性，而且明显降低划片道部分的面积，使晶圆上用于芯片制造的面积更大。
一种半导体集成电路结构及其制造方法划片

[发明专利]半导体结构的制备方法-CN202011061641.X在审
发明人： 李南照;高建峰;白国斌;刘卫兵;李俊杰 -专利权人：中国科学院微电子研究所;真芯（北京）半导体有限责任公司
申请日： 2020-09-30 - 公布日： 2022-04-12 - 主分类号： H01L21/768 文献下载
摘要：本申请涉及半导体技术领域，具体涉及一种半导体结构的制备方法，包括以下步骤：在所述半导体衬底上形成金属互连线；在所述金属互连线的上方形成第一IMD层，图案化所述第一IMD层，以形成贯穿所述第一IMD层的第一半过孔；在所述第一IMD层的上方形成第二IMD层，图案化所述第二IMD层，以形成贯穿所述第二IMD层的第二半过孔；其中，所述第一半过孔的位置与第二半过孔的位置对应，且第一半过孔与第二半过孔连通构成过孔。通过沉积两次IMD层，这样过孔可以通过2次刻蚀形成，使得过孔的上部尺寸得以控制，解决了金属互连线与IMD的信赖度变差的问题，提高了器件的性能。
半导体结构制备方法

[发明专利]半导体制造方法和半导体结构-CN202011025749.3在审
发明人： 李南照;高建峰;刘卫兵;李俊杰 -专利权人：中国科学院微电子研究所;真芯（北京）半导体有限责任公司
申请日： 2020-09-25 - 公布日： 2022-03-29 - 主分类号： H01L21/768 文献下载
摘要：本发明涉及一种半导体制造方法和半导体结构，包括如下步骤：在半导体基板上形成金属层沟槽；在所述金属层沟槽上沉积金属保护层和旋涂硬掩模；在所述金属层沟槽下形成金属层连接结构；去除旋涂硬掩模和金属保护层，填充金属，形成金属层。通过在金属层沟槽上沉积金属保护层和旋涂硬掩模，使沉积金属保护层覆盖金属层沟槽；再在金属层沟槽下形成金属层连接结构，能够减少等离子处理工艺在金属层沟槽导致的介电常数变化，从而改善半导体元件的性能。
半导体制造方法结构

[发明专利]低介电常数金属层间介质层结构及其制造方法-CN202010588223.X在审
发明人： 李南照;王桂磊;孔真真;杨涛;李俊峰;王文武 -专利权人：中国科学院微电子研究所;真芯（北京）半导体有限责任公司
申请日： 2020-06-24 - 公布日： 2021-12-24 - 主分类号： H01L29/06 文献下载
摘要：本公开提供了一种低介电常数金属层间介质层结构及其制造方法，所述结构包括：低介电常数介质层；金属层，所述金属层间隔分布于所述低介电常数介质层中；其中，所述低介电常数介质层具有正对焊盘的区域和所述正对焊盘的区域之外的区域，在所述正对焊盘的区域内，所述低介电常数介质层内包含氧化物钝化层，在所述正对焊盘的区域全部或者部分低介电常数介质层被替换为氧化物钝化层，优选TEOS制备的氧化层。本公开的优点在于，为了提升器件特性，互连层的IMD膜质使用低介电常数、超低介电常数材料时，可以补强IMD的强度，避免龟裂现象产生。另外，本公开可以与现有低介电常数铜大马士革工艺兼容使用。
介电常数金属介质结构及其制造方法

[发明专利]半导体制造方法-CN202010761484.7在审
发明人： 李南照;王桂磊;孔真真;白国斌;刘金彪 -专利权人：中国科学院微电子研究所;真芯（北京）半导体有限责任公司
申请日： 2020-07-31 - 公布日： 2020-12-01 - 主分类号： H01L21/768 文献下载
摘要：本发明涉及一种半导体制造方法，包括如下步骤：在半导体基板上形成金属层；刻蚀所述金属层配线结构的侧壁周围的第一电介质，在所述配线结构的侧壁周围形成隔离槽；在所述隔离槽中沉积第二电介质，使填充的第二电介质覆盖所述金属层；平坦化所述第二电介质，使金属层上部露出；在所述金属层和第二电介质上沉积防蚀层。通过刻蚀金属层配线结构的侧壁周围的第一电介质，形成隔离槽，再在所述隔离槽中沉积第二电介质，使填充的电介质覆盖所述金属层，能够将因为等离子处理工艺导致的介电常数变化最小化，从而改善半导体元件的性能。
半导体制造方法

[发明专利]一种半导体制造方法和半导体-CN202010575386.4在审
发明人： 李南照;高建峰;刘卫兵;孔真真 -专利权人：中国科学院微电子研究所;真芯（北京）半导体有限责任公司
申请日： 2020-06-22 - 公布日： 2020-11-06 - 主分类号： H01L21/768 文献下载
摘要：本发明涉及一种半导体制造方法和半导体。其中，半导体制造方法包括如下步骤：在绝缘层中形成金属层；在所述金属层上形成刻蚀停止层；去除金属层中部分金属线结构上的刻蚀停止层。根据金属线结构的金属特性，去除金属层中部分金属线线结构上的刻蚀停止层，能够减少金属线结构之间的寄生电容的形成，减小RC延迟，不需要开发周期和开发成本。
一种半导体制造方法

[发明专利]半导体互连结构、其制作方法及半导体芯片-CN202010271229.4在审
发明人： 李南照;高建峰;刘卫兵;孔真真 -专利权人：中国科学院微电子研究所;真芯（北京）半导体有限责任公司
申请日： 2020-04-08 - 公布日： 2020-07-17 - 主分类号： H01L23/528 文献下载
摘要：本公开提供一种半导体互连结构、其制作方法及半导体芯片。其中，所述半导体互连结构的金属互连线层包括：多段金属互连线，以及在相邻两段金属互连线之间设置的接触窗。其中，每段金属互连线的长度小于预设长度，相邻两段金属互连线通过接触窗连接。该半导体互连结构通过将金属互连线层的每一段金属互连线长度制作得比预设长度短，避免了金属互连线的线宽受电迁移影响，增加金属互连线可以流过的电流密度，提升了金属互连线的可靠性，从而可以改善半导体元件设计层面的限制，提升半导体元件的性能。
半导体互连结构制作方法芯片

1
共 8 条