“深圳安森德半导体有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果16个，建议您升级VIP下载更多相关专利

[发明专利]一种DCDC稳压器电压检测方法-CN202310768210.4有效
发明人：陈兵;田园农;顾志国;王义辉 -专利权人： 深圳安森德半导体有限公司
申请日： 2023-06-28 - 公布日： 2023-09-15 - 主分类号： G01R31/00 文献下载
摘要：本发明涉及稳压器检测技术领域，尤其涉及一种DCDC稳压器电压检测方法。DCDC稳压器在运行过程中通过中控单元控制开关以预设的开关闭合时长和开关断开时长交替切换运行状态，DCDC稳压器通过中控单元检测输出端电压值判断DCDC稳压器运行状况，能够有效判定DCDC稳压器不符合运行标准原因，符合标准时根据所述输出电压值或所述输入电压值对该DCDC稳压器输出电压的稳定性是否符合标准进行进一步判定，根据不符合标准的原因调节DCDC稳压器中对应部件的运行参数，将输入电压和输出电压控制在正常范围内，有效提高DCDC稳压器的稳定性，并提高DCDC稳压器的运行效率。
一种 dcdc 稳压器电压检测方法

[发明专利]一种DCDC稳压器的高温防护设备-CN202310833627.4有效
发明人：陈兵;田园农;顾志国;王义辉 -专利权人： 深圳安森德半导体有限公司
申请日： 2023-07-10 - 公布日： 2023-09-08 - 主分类号： H05K7/20 文献下载
摘要：本发明涉及稳压器高温防护技术领域，尤其涉及一种DCDC稳压器的高温防护设备，包括稳压器、防护罩、散热装置、温度检测装置和中控模块。本发明所述中控模块根据所述温度检测装置测得所述防护罩内部温度确定稳压器的运行状态是否符合标准，在判定不符合标准时将所述扇叶的闭合夹角或循环泵的运行功率调节至对应值，能够扩大所述防护罩通风面积，加快冷却液流动速度，并在初步判定稳压器的运行状态不符合标准时根据防护罩外部环境温度进行二次判定并调节的对应参数，能够快速降低稳压器温度；同时，所述中控模块在调节所述循环泵的运行功率过程将所述稳压器中对应部件的运行参数调节至对应值，能够有效调节稳压器温度，提高了稳压器的运行效率。
一种 dcdc 稳压器高温防护设备

[发明专利]一种DCDC稳压器智能控制系统-CN202310827876.2有效
发明人：陈兵;田园农;顾志国;王义辉 -专利权人： 深圳安森德半导体有限公司
申请日： 2023-07-07 - 公布日： 2023-08-25 - 主分类号： G05F1/567 文献下载
摘要：本发明涉及稳压器控制技术领域，尤其涉及一种DCDC稳压器智能控制系统，包括：数据获取单元，用于获取稳压器的运行参数，包括第一电压传感器、第二电压传感器、示波器以及电功率传感器；数据处理单元，用以对所述稳压器的运行参数进行筛选计算处理以输出稳压器运行特征参数；反馈单元，包括脉宽调制器以及外接反馈电阻；控制单元，用于在根据输出电压的波动幅度将脉宽调制器频率调节至第一对应频率，或，根据频率偏移量将外接反馈电阻调节至对应电阻值，以及，根据实时温度将散热器的散热面积调节至对应面积，以及，在第一条件下根据电功率的损耗量将脉宽调制器频率调节至第二对应频率；本发明实现了稳压器的运行效率和运行稳定性的提高。
一种 dcdc 稳压器智能控制系统

[实用新型]一种半导体器件封装结构-CN202320520547.9有效
发明人：陈娟 -专利权人： 深圳安森德半导体有限公司
申请日： 2023-03-07 - 公布日： 2023-08-25 - 主分类号： H01L23/40 文献下载
摘要：本实用新型提供一种半导体器件封装结构，包括器件主体外壳、底部板、缓冲板、散热组件、封装组件、芯片主体、引脚、密封垫以及转动辊，器件主体外壳底部设置有底部板，并且器件主体外壳上安装有封装组件，底部板左右两侧均装配有密封垫，并且底部板下方设置有缓冲板，芯片主体安装在器件主体外壳内部，引脚设置有多个，并且多个引脚均装配在缓冲板前后两侧，转动辊设置在底部板表面，并且转动辊与器件主体外壳外侧相连接，本实用不仅能够有效进行热传导，对半导体器件进行散热，提高散热效率，还可以便捷地打开器件主体外壳，对芯片进行检测更换。
一种半导体器件封装结构

[实用新型]一种音频放大器封装结构-CN202320489053.9有效
发明人：陈娟 -专利权人： 深圳安森德半导体有限公司
申请日： 2023-03-07 - 公布日： 2023-08-25 - 主分类号： H04R1/02 文献下载
摘要：本实用新型提供一种音频放大器封装结构，包括器体主板、塑封体、外引脚、安装组件、散热组件、芯片主体、连接板、弹簧垫、支撑横架以及底部板，器体主板中间部分安装有塑封体，并且塑封体表面设置有散热组件，外引脚连接在芯片主体侧面，器体主板底部设置有安装组件，并且安装组件底部与连接板相连接，弹簧垫顶部与连接板底部相连接，并且弹簧垫底部连接有底部板，底部板中间部分装配有支撑横架，本实用不仅能够有效对音频放大器内部芯片进行散热，还可以对音频放大器安装调整，同时大幅度减少晃动不稳定的情况，保护音频放大器。
一种音频放大器封装结构

[发明专利]一种基于BCD工艺的数模混合集成电路的设计方法-CN202310554466.5有效
发明人：陈兵;王义辉;田园农;顾志国 -专利权人： 深圳安森德半导体有限公司
申请日： 2023-05-17 - 公布日： 2023-08-11 - 主分类号： G06F30/38 文献下载
摘要：本发明涉及数据处理技术领域，尤其涉及一种基于BCD工艺的数模混合集成电路的设计方法，包括：模拟组装待检测电路、输出电压的检测、P型杂质的注入量的调节、截止频率的检测、循环检测以及完成设计。本发明在判定待检测电路输出的电压值不符合预设标准时根据待检测电路输出的电压值将P型杂质的注入量或P阱尺寸调节至对应值，并在判定待检测电路输出的电压值符合预设标准时根据待检测电路输出波形的截止频率fc判定是否对Bipolar集电极输出端的串联电阻阻值进行调节，通过针对对应参数的调节以使通过本发明设计的数模混合集成电路能够适用于对应输出电压需求的环境，有效提高了本发明所述方法针对数模混合集成电路的设计效率。
一种基于 bcd 工艺数模混合集成电路设计方法

[实用新型]一种半导体封装用导线架结构-CN202320513919.5有效
发明人：陈娟 -专利权人： 深圳安森德半导体有限公司
申请日： 2023-03-07 - 公布日： 2023-08-04 - 主分类号： H01L23/10 文献下载
摘要：本实用新型涉及一种半导体封装用导线架结构。本实用新型所采用的技术方案是：一种半导体封装用导线架结构，包括架体、芯片座、封盖，所述架体的侧壁设有多组引脚，所述芯片座固定设置在架体内，所述芯片座上设有芯片，所述封盖设置在架体上，所述封盖与架体之间设有第一密封层；其中，所述封盖的至少一个侧壁固定设有斜板；本实用新型中，通过封盖和架体的设置，能够让芯片安装在架体内的芯片座内，保障芯片外部结构的强度，同时，拆卸检修时，只需将第一密封层划破，且不会伤到芯片，然后取出封盖即可，操作快速便捷。
一种半导体封装导线结构

[发明专利]一种使用BCD工艺的模数转换设计方法-CN202310613773.6有效
发明人：陈兵;王义辉;田园农;顾志国 -专利权人： 深圳安森德半导体有限公司
申请日： 2023-05-29 - 公布日： 2023-07-28 - 主分类号： G06F30/367 文献下载
摘要：本发明涉及模数转换器设计领域，尤其涉及一种使用BCD工艺的模数转换设计方法，包括：S1、用户输入待设计模数转换器的需求参数；S2、中控单元根据应用所述待设计模数转换器的工作区最大温度计算得到的实际所需分辨率与预设分辨率的比对结果判定是否需对待设计模数转换器的预设位数进行调节；S3、中控单元在初步判定预设分辨率合格时根据工作区温度的历史最大温度平均值进一步判定预设分辨率是否合格；S4、中控单元将制备完成的模数转换器检测到的工作区的温度与工作区的实际温度进行比对以判定制备完成的模数转换器是否符合工作标准，提高了针对模数转换器的设计精度。
一种使用 bcd 工艺转换设计方法

[发明专利]一种高精度运算放大器设计方法-CN202310553338.9有效
发明人：陈兵;王义辉;田园农;顾志国 -专利权人： 深圳安森德半导体有限公司
申请日： 2023-05-17 - 公布日： 2023-07-21 - 主分类号： G06F30/36 文献下载
摘要：本发明涉及放大器设计技术领域，尤其涉及一种高精度运算放大器设计方法，包括：步骤S1，利用收集模块收集各运算放大器在训练时长中的各温度以及各噪声强度；步骤S2，绘制对应的噪声系数函数；步骤S3，将应用场景以及对应体积与噪声系数进行对照；步骤S4，根据散热表面积目标值生成封装外壳形状并输出；步骤S5，将待设计运算放大器进行封装；本发明利用设定应用场景以及训练时长的方式寻找对应的温度、环境、噪声关系，并根据设置目标噪声的方式，对散热外壳以及灵敏度进行合理调节，在有效降低了噪声产生的同时，提升了运算放大器的性能，从而提升了运算放大器系统的鲁棒性。
一种高精度运算放大器设计方法

[实用新型]一种半导体的封装结构-CN202320065731.9有效
发明人：陈娟;顾志国;刘红;罗骏派;陈兵 -专利权人： 深圳安森德半导体有限公司
申请日： 2023-01-10 - 公布日： 2023-07-04 - 主分类号： H01L23/48 文献下载
摘要：本实用新型涉及封装结构技术领域，且公开了一种半导体的封装结构，包括半导体芯片以及与半导体芯片连接的引脚，所述引脚上设有缓冲扰动件；所述半导体芯片上设有散热壳。本实用新型提出一种半导体的封装结构，本实用新型通过设有缓冲扰动件，可对半导体芯片进行缓冲的同时，对半导体芯片进行散热，增加散热效果，增加使用的安全性。
一种半导体封装结构

[发明专利]接触式CPU芯片生产测试方法-CN202310248434.2在审
发明人：田园农;王晓伟;顾志国;陈娟 -专利权人： 深圳安森德半导体有限公司
申请日： 2023-03-08 - 公布日： 2023-05-30 - 主分类号： G01R31/26 文献下载
摘要：本发明属于半导体领域，具体的说是接触式CPU芯片生产测试方法，包括将接触式CPU芯片插入测试设备内，使用控制面板启动驱动电机，驱动电机带动推进轮转动，推进轮将插入测试设备内的接触式CPU芯片推送进测试设备的更深处，当接触式CPU芯片与测试设备内的触点条接触时，即为接触式CPU芯片供电，弹片的弹性使得驱动电机在凹槽内运动，将待测件插入测试设备内，使用控制面板启动驱动电机，驱动电机带动推进轮转动，推进轮将插入测试设备内的待测件推送进测试设备的更深处，当待测件与测试设备内的触点条接触时，即为待测件供电，弹片的弹性使得驱动电机在凹槽内运动，使得推进轮压在待测件的表面，适配不同厚度的待测件。
接触 cpu 芯片生产测试方法

[实用新型]一种接口组件-CN202223538499.0有效
发明人：顾志国;陈兵;陈娟;刘红;罗骏派 -专利权人： 深圳安森德半导体有限公司
申请日： 2022-12-29 - 公布日： 2023-05-26 - 主分类号： H01R13/639 文献下载
摘要：本实用新型涉及通信接口技术领域，并公开了一种接口组件，包括插头与接头，所述插头上设置有两个定位柱，两个所述定位柱均穿过插头，并与插头之间转动连接，两个所述定位柱的一端均固定连接有转动帽，所述插头上固定连接有两个弹簧，两个所述弹簧远离插头的一端分别与两个转动帽相互接触，所述接头上固定连接有两个定位筒，两个所述定位柱与两个定位筒上共同设置有两个卡接组件。本实用新型所提出的接口组件取代了传统的接口连接方式，连接时无需转动螺杆，操作方便，同时保证插头与接头之间的连接稳定性。
一种接口组件

[发明专利]具有屏蔽栅沟槽结构的超级结半导体功率器件-CN202211150636.5在审
发明人：陈兵;田园农;顾志国;王义辉 -专利权人： 深圳安森德半导体有限公司
申请日： 2022-09-21 - 公布日： 2022-12-02 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种新型的屏蔽栅沟槽(SGT)式超级结(SJ)MOSFETs，所述的SGT SJ MOSFET具有位于氧化层电荷平衡(OCB)区的第一类型多阶梯外延(MSE)结构，以及位于SJ区的第二类型MSE结构，以降低器件的比导通电阻(Rsp)和栅‑漏电荷(Qgd)。因以上两种类型的MSE结构可以提高SGT SJ MOSFETs漂移区的平均掺杂浓度，从而在不降低击穿电压的情况下降低器件的Rsp、提高器件的雪崩能力。
具有屏蔽沟槽结构超级半导体功率器件

[发明专利]一种碳化硅MOSFET器件的元胞结构制备工艺-CN202211159663.9在审
发明人：陈兵;王义辉;田园农;顾志国 -专利权人： 深圳安森德半导体有限公司
申请日： 2022-09-22 - 公布日： 2022-12-02 - 主分类号： H01L21/336 文献下载
摘要：本发明涉及半导体器件制造技术领域，尤其涉及一种碳化硅MOSFET器件的元胞结构制备工艺，本发明通过将碳化硅MOSFET器件的元胞结构制备工艺过程拆解为能够检测与判断工序合格与否的若干相互关联的步骤，有效的通过测定工序中易于测得的检测数据反应该工序的制备情况，通过判断单个工序是否合格有效的保证了流入下一工序产品为检测合格的产品，避免了不良品流入下道工序导致的不必要产能增加及成本上升，并且通过对上一工序实际完成情况的检测用以确定后续关联工序的加工精度，避免了采用同一加工精度在各工序间叠加后导致的成品精度超出合格范围的情况，保证了元胞结构的尺寸稳定性，有效的提高了制备的元胞结构的尺寸精度。
一种碳化硅 mosfet 器件结构制备工艺

[发明专利]一种基于Trench结构的IGBT及IGBT制造方法-CN202211176192.2在审
发明人：陈兵;王义辉;田园农;顾志国 -专利权人： 深圳安森德半导体有限公司
申请日： 2022-09-26 - 公布日： 2022-12-02 - 主分类号： H01L21/331 文献下载
摘要：本发明涉及半导体功率器件技术领域，尤其涉及一种基于Trench结构的IGBT及IGBT制造方法，包括，步骤S1，对晶圆表面进行加热氧化，形成非导电层；步骤S2，对非导电层进行光刻胶涂覆、并按照电路设计进行曝光与刻蚀；步骤S3，沉积导电多晶硅，并按照电路设计进行曝光与刻蚀；步骤S4，将杂质原子注入至表面暴露出的晶圆中，并按照电路设计重复进行步骤S2与S3的操作，完成制备。本发明通过晶圆在加热氧化过程中的精准控制，使晶圆表面生成的初始的非导电层的厚度能够根据IGBT芯片设计的需求而进行精准的氧化生成，保障了IGBT芯片的设计空间，提高了IGBT的使用性能。
一种基于 trench 结构 igbt 制造方法

1
2
下一页»
尾页
共 16 条