“G06F30/38”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果52个，建议您升级VIP下载更多相关专利

[发明专利]随机和二进制计算混合电路的敏捷构建、逻辑仿真和设计空间探索工具-CN202310818994.7在审
发明人：李泽玺;钱炜慷 -专利权人：上海交通大学
申请日： 2023-07-05 - 公布日： 2023-10-17 - 主分类号： G06F30/38 文献下载
摘要：随机和二进制计算混合电路的敏捷构建、仿真与设计空间探索工具，包括构建电路的节点设计，如将二进制数转换成比特流的随机序列生成器节点，计算电路准确度的准确度衡量节点；便捷的电路构建方式，通过C++和Graphviz格式进行电路的快速构建；逻辑层面的电路仿真形式和提升仿真速度的加速方法，用于电路的快速仿真；电路实现的算术表达式的输出，用于电路逻辑正确性的检验；随机和二进制计算混合电路的设计空间探索，用于找到最高准确度的电路的配置方式；以及最优电路的对应硬件描述语言生成，用于芯片设计的后续流程。
随机二进制计算混合电路敏捷构建逻辑仿真设计空间探索工具

[发明专利]电子器件的Verilog-A模型构建方法、系统及设备-CN202210826328.3有效
发明人：方刚;董威;冯烽;谌勇辉 -专利权人：贝叶斯电子科技（绍兴）有限公司
申请日： 2022-07-14 - 公布日： 2023-10-17 - 主分类号： G06F30/38 文献下载
摘要：本发明公开了一种电子器件的Verilog‑A模型构建方法、系统及设备。电子器件的Verilog‑A模型构建方法，包括：基于电子器件的行为属性，从Verilog‑A模板库里筛选出对应的Verilog‑A模板；基于筛选出的Verilog‑A模板以及电子器件的实际输入输出值，确定Verilog‑A模板的待预测参数；基于所述待预测参数的初始值，电子器件的实际输入值，确定电子器件的预测输出值，并采用进化算法，基于预测输出值和实际输出值，迭代确定待预测参数的目标值；基于待预测参数的目标值以及Verilog‑A模板，构建Verilog‑A目标模型，以基于Verilog‑A目标模型对电子器件的行为进行仿真。采用本发明构建电子器件的Verilog‑A模型，具有速度快、精度高的优点。
电子器件 verilog 模型构建方法系统设备

[发明专利]一种数模电路仿真方法、装置、设备及计算机存储介质-CN202310245203.6有效
发明人：丁柯;李想;刘永萍 -专利权人：北京芯愿景软件技术股份有限公司
申请日： 2023-03-15 - 公布日： 2023-10-13 - 主分类号： G06F30/38 文献下载
摘要：本申请公开了一种数模电路仿真方法、装置、设备及计算机存储介质，通过对数模电路的第一Verilog数据进行仿真，排查得到存在流向问题的至少一个实例，再对有数据流向问题的实例添加标记参数，对有标记参数的实例创建第二Verilog数据。利用Verilog融合算法，基于有标记参数的实例的第二Verilog数据以及第一Verilog数据，替换有标记参数的实例的引用关系，得到数模电路的第三Verilog数据。如此，通过对存在数据流向问题的实例添加标记参数，并创建对应的第二Verilog数据，能够避免直接对原始数据进行修改，降低引入新的错误的风险。根据有标记参数的实例的第二Verilog数据对第一Verilog数据进行更新，得到数模电路的第三Verilog数据，能够提高对数模电路进行仿真的效率。
一种数模电路仿真方法装置设备计算机存储介质

[发明专利]一种数模芯片多场景复用的芯片验证平台及方法-CN202310809212.3在审
发明人：武长春;余洋;钟浩 -专利权人：四川晶罡科技有限公司
申请日： 2023-07-03 - 公布日： 2023-10-03 - 主分类号： G06F30/38 文献下载
摘要：本发明公开了一种数模芯片多场景复用的芯片验证平台及方法，解决现有技术只能应对一种数模验证场景，针对不同的验证场景需要再次开发独立的验证平台，从而造成成本高，验证效率低的问题。本发明基于数模芯片中的多场景验证，对测试用例随机化配置信息，并生成激励信息；激励信息输入到对应场景的产物中，得到输出信号；将输出信号与参考模型进行对比，对比后，得到验证结果。本发明用于多场景复用的数模芯片验证。
一种数模芯片场景验证平台方法

[发明专利]一种气体放电管HEMP响应的PSpice电路模型及其仿真方法-CN202310676429.1在审
发明人：崔志同;秦锋;杜传报;陈鹏;董亚运;王锦锦;刘政 -专利权人：西北核技术研究所
申请日： 2023-06-08 - 公布日： 2023-09-29 - 主分类号： G06F30/38 文献下载
摘要：本发明涉及一种气体放电管HEMP响应的PSpice电路模型及其仿真方法；解决无法实现对于气体放电管在HEMP作用下的响应模拟的问题；电路模型包括第一子电路、第二子电路以及主电路；第一子电路包括负极接地，正极与负载电路Rc连接的激励源Vc，负载电路Rc接地；第二子电路包括负端接地，争端与子负载电路连接的子脉冲源电路，子负载电路接地，子气体放电管电路一端与子负载电路连接，子气体放电管电路另一端接地，主电路包括负端接地，正端与主负载电路连接的主脉冲源电路，主负载电路接地，气体放电管电路一端与主负载电路连接，另一端接地；气体放电管电感Lg一端与气体放电管动作模拟电路连接，另一端接地；本发明还提出基于上述模型的仿真方法。
一种气体放电 hemp 响应 pspice 电路模型及其仿真方法

[发明专利]高速串行接口的自适应均衡算法的仿真验证方法及系统-CN202311077046.9在审
发明人：李艳华 -专利权人：牛芯半导体（深圳）有限公司
申请日： 2023-08-25 - 公布日： 2023-09-22 - 主分类号： G06F30/38 文献下载
摘要：本申请的实施例揭示了高速串行接口的自适应均衡算法的仿真验证方法及系统。该方法包括：模拟生成高速串行总线信号，并遍历多组滤波器参数分别对高速串行总线信号进行滤波，相应得到多路滤波信号；在仿真平台上根据自适应均衡算法的数字逻辑的输出参数，从多路滤波信号中选取至少一路滤波信号进行仿真，得到高速串行总线信号对应的数字信号，以及基于数字信号恢复出的时钟信号；利用自适应均衡算法的数字逻辑，在时钟信号下对数字信号进行计算，得到输出参数，并将输出参数反馈至仿真平台，使仿真平台基于接收到的输出参数从所述多路滤波信号中更新选取滤波信号进行仿真。本申请能够实现对于自适应均衡算法的快速仿真验证。
高速串行接口自适应均衡算法仿真验证方法系统

[发明专利]多通道ADC验证平台通道间隔离度设计方法-CN202310771705.2在审
发明人：马士民;龙善丽;尚宇哲;李金雄;张紫乾 -专利权人：中国兵器工业集团第二一四研究所苏州研发中心
申请日： 2023-06-28 - 公布日： 2023-09-19 - 主分类号： G06F30/38 文献下载
摘要：本发明公开了一种多通道ADC验证平台通道间隔离度设计方法，多通道ADC验证平台至少包括两个信号输入链路A和B；假设系统信噪比设计目标，以链路A作为被干扰对象；当链路A传输小信号，链路B传输大信号；若要是链路B信号耦合到链路A后抬升底噪低于设定恶化基准，得出隔离度预算规则；从而得出链路B到链路A的隔离度。首先通过对两个信号输入链路A和B间隔离度的优化，对不加信号时输出的纯底噪进行对比验证；进一步再输入正常信号，对隔离度优化的系统性能进行验证。本发明可以对隔离度优化措施进行逐渐加严，并根据最终性能指标的改善情况进行多次迭代设计，最终获得最优设计。
通道 adc 验证平台间隔设计方法

[发明专利]高速串行接口的自适应均衡算法的仿真验证方法及系统-CN202311077042.0在审
发明人：李艳华 -专利权人：牛芯半导体（深圳）有限公司
申请日： 2023-08-25 - 公布日： 2023-09-19 - 主分类号： G06F30/38 文献下载
摘要：本申请的实施例揭示了高速串行接口的自适应均衡算法的仿真验证方法及系统。该方法包括：模拟生成高速串行总线信号，并将所述高速串行总线信号输入仿真平台，所述仿真平台用于仿真所述自适应均衡算法的模拟器件；在所述仿真平台上对所述高速串行总线信号进行仿真，得到所述高速串行总线信号对应的数字信号，以及基于所述数字信号恢复出的时钟信号；利用所述自适应均衡算法的数字逻辑，在所述时钟信号下对所述数字信号进行计算，得到输出参数，并将所述输出参数反馈至所述仿真平台，使所述仿真平台基于所述输出参数对所述接收到的高速串行总线信号进行仿真。本申请能够实现对于自适应均衡算法快速仿真验证。
高速串行接口自适应均衡算法仿真验证方法系统

[发明专利]基于单粒子效应仿真的多点故障注入方法-CN202310796000.6在审
发明人：刘毅;张晓睿;徐长卿;杨银堂 -专利权人：西安电子科技大学
申请日： 2023-06-30 - 公布日： 2023-09-01 - 主分类号： G06F30/38 文献下载
摘要：本发明提供了一种基于单粒子效应仿真的多点故障注入方法，用于解决传统的单点故障注入方法无法在有效时间内获得足够仿真数据，以及多点故障注入方法需要保证每一组的故障数量均相同的技术问题。本发明提供的一种基于单粒子效应仿真的多点故障注入方法，在基于故障概率选择故障注入数量的同时，优化了分组方法，通过特定的分组查找方式确定单个故障是否导致错误，解决了不能判断单个故障是否导致错误的问题，在保证准确率的前提下，减小了仿真次数；同时优化的分组方法考虑了故障注入数量无法被均分的情况，在选择故障注入数量时，不需要保证每组的故障数量均相同，使用简单方便，适用性强，可以广泛应用在各种规模的宇航处理器中。
基于粒子效应仿真多点故障注入方法

[发明专利]一种基于BCD工艺的数模混合集成电路的设计方法-CN202310554466.5有效
发明人：陈兵;王义辉;田园农;顾志国 -专利权人：深圳安森德半导体有限公司
申请日： 2023-05-17 - 公布日： 2023-08-11 - 主分类号： G06F30/38 文献下载
摘要：本发明涉及数据处理技术领域，尤其涉及一种基于BCD工艺的数模混合集成电路的设计方法，包括：模拟组装待检测电路、输出电压的检测、P型杂质的注入量的调节、截止频率的检测、循环检测以及完成设计。本发明在判定待检测电路输出的电压值不符合预设标准时根据待检测电路输出的电压值将P型杂质的注入量或P阱尺寸调节至对应值，并在判定待检测电路输出的电压值符合预设标准时根据待检测电路输出波形的截止频率fc判定是否对Bipolar集电极输出端的串联电阻阻值进行调节，通过针对对应参数的调节以使通过本发明设计的数模混合集成电路能够适用于对应输出电压需求的环境，有效提高了本发明所述方法针对数模混合集成电路的设计效率。
一种基于 bcd 工艺数模混合集成电路设计方法

[发明专利]一种应用于VSC拓扑换流器的RTDS接口系统及方法-CN202211738279.4在审
发明人：赵欣洋;刘志远;杨晨;叶涛;于晓军;史磊;陆洪建;王玄之;杜巍;尹琦云;朱颖;王思;王清涛;纪传祺;刘红恩 -专利权人：国网宁夏电力有限公司超高压公司;国网宁夏电力有限公司;中电普瑞科技有限公司
申请日： 2022-12-30 - 公布日： 2023-06-27 - 主分类号： G06F30/38 文献下载
摘要：本发明涉及一种应用于VSC拓扑多电平换流器的RTDS接口系统及方法，由RTDS实时仿真系统、Aurora接口机箱和VSC控制保护装置三部分组成；所述Aurora接口机箱分别通过光纤接口与所述RTDS实时仿真系统和所述VSC控制保护装置连接。本发明大大简化RTDS仿真接口系统，并提高了仿真精度。
一种应用于 vsc 拓扑换流 rtds 接口系统方法

[发明专利]一种将DAC中的电阻高精度匹配的版图布局-CN202111598424.9在审
发明人：王莹 -专利权人：圣邦微电子（北京）股份有限公司
申请日： 2021-12-24 - 公布日： 2023-06-27 - 主分类号： G06F30/38 文献下载
摘要：一种将DAC中的电阻高精度匹配的版图布局，通过将总反馈电阻R0拆分成若干个分散布局反馈电阻R0’，并以此为基础对所有分压匹配电阻进行分行和行内分组，有利于减小电阻阻值在芯片制造过程中因受应力梯度影响，从而降低DAC输出电压精度。
一种 dac 中的电阻高精度匹配版图布局

[发明专利]一种立体集成化可扩展的AD采集模块和方法-CN202310134979.0在审
发明人：陈阳;吴生龙;黄桂龙;刘曦;余国强 -专利权人：西安微电子技术研究所
申请日： 2023-02-17 - 公布日： 2023-06-06 - 主分类号： G06F30/38 文献下载
摘要：本发明公开了一种立体集成化可扩展的AD采集模块和方法，模块包括FPGA、电平转换电路和AD芯片；所述AD芯片的输入控制端连接电平转换电路的输出端，所述电平转换电路的输入端连接FPGA的输出端；所述FPGA设置在底层基板的正面，底层基板的背面设置对外管脚；电平转换电路和AD芯片形成裸芯；所述裸芯设置在顶层基板上，裸片固定在顶层基板的两侧面，立体堆叠集成后，通过侧面刻线与底层基板相连，将对外信号引至底层基板引出。组装工艺上采用3D组合的方式，接口设计更加通用化，满足小型化设计和接口通用化的要求。
一种立体集成化扩展 ad 采集模块方法

[发明专利]一种铁路电磁兼容故障预测方法-CN202010558739.X有效
发明人：李鸷;马昭钰;郝宏海;穆晓彤;商宝莹;宋季磊 -专利权人：中车长春轨道客车股份有限公司;北京航空航天大学;佛山市顺德区航测电磁兼容技术有限公司;深圳市北航检测有限公司;北航工程技术中心（深圳）有限公司
申请日： 2020-06-18 - 公布日： 2023-06-02 - 主分类号： G06F30/38 文献下载
摘要：本发明涉及一种铁路电磁兼容故障预测方法，包含对涉及的参数进行定义、构建电磁兼容的网络预测模型两个步骤；首先设置合适的使用参数，接着构建电磁兼容的网络预测模型，通过调整其中的输入参数、中间参数、输出参数，对网络预测模型进行全面设置，最后还通过遗传算法调节权值，本预测方法具有很大的实用性。
一种铁路电磁兼容故障预测方法

[发明专利]一种用于集成电路设计流程可信设计的方法及电路-CN201911174900.7有效
发明人：史江义;李鹏飞;赵博;马佩军;郭海;张华春;孟坤;吴秋纬 -专利权人：西安电子科技大学
申请日： 2019-11-26 - 公布日： 2023-05-16 - 主分类号： G06F30/38 文献下载
摘要：本发明公开了一种用于集成电路设计流程可信设计的方法及电路，包括：获取集成电路的门级网表；其中，所述集成电路门级网表包括工艺偏差信息；获取所述集成电路中的待测路径；将所述待测路径配置成环形振荡器；在所述集成电路的门级网表中增加片上检测电路的门级网表以完成新电路的版图设计；对所述新电路进行第一次动态仿真，得到所述环形振荡器的频率阈值范围；根据所述频率阈值范围利用所述检测电路对所述新电路进行可信设计验证。本发明提供的可信设计方法将木马对侧信道信息的影响直接反映在路径延迟上，省去了对木马进行建模的过程，降低了测试难度；同时检测电路结构简单，易于整合进集成电路设计流程，保证了测量的精确。
一种用于集成电路设计流程可信设计方法电路

1
2
3
4
下一页»
尾页
共 52 条