[发明专利]一种基于Trench结构的IGBT及IGBT制造方法在审

专利信息
申请号: 202211176192.2 申请日: 2022-09-26
公开(公告)号: CN115424926A 公开(公告)日: 2022-12-02
发明(设计)人: 陈兵;王义辉;田园农;顾志国 申请(专利权)人: 深圳安森德半导体有限公司
主分类号: H01L21/331 分类号: H01L21/331;H01L21/02;H01L29/739
代理公司: 广州君咨知识产权代理有限公司 44437 代理人: 李平
地址: 518000 广东省深圳市南山区桃源街道平山*** 国省代码: 广东;44
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明涉及半导体功率器件技术领域,尤其涉及一种基于Trench结构的IGBT及IGBT制造方法,包括,步骤S1,对晶圆表面进行加热氧化,形成非导电层;步骤S2,对非导电层进行光刻胶涂覆、并按照电路设计进行曝光与刻蚀;步骤S3,沉积导电多晶硅,并按照电路设计进行曝光与刻蚀;步骤S4,将杂质原子注入至表面暴露出的晶圆中,并按照电路设计重复进行步骤S2与S3的操作,完成制备。本发明通过晶圆在加热氧化过程中的精准控制,使晶圆表面生成的初始的非导电层的厚度能够根据IGBT芯片设计的需求而进行精准的氧化生成,保障了IGBT芯片的设计空间,提高了IGBT的使用性能。
搜索关键词: 一种 基于 trench 结构 igbt 制造 方法
【主权项】:
暂无信息
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳安森德半导体有限公司,未经深圳安森德半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/202211176192.2/,转载请声明来源钻瓜专利网。

同类专利
  • SiC IGBT的制造方法和SiC IGBT-202310909365.5
  • 冯尹;张鹏 - 珠海格力电子元器件有限公司;珠海格力电器股份有限公司
  • 2023-07-21 - 2023-10-27 - H01L21/331
  • 本申请提供的一种SIC IGBT的制造方法和SIC IGBT。其中,SIC IGBT的制造方法包括:提供第一导电类型的衬底,衬底具有相对的第一表面和第二表面,在衬底的第一表面形成间隔设置的凹槽;在凹槽内填充第二导电类型的半导体材料,在衬底的第一表面上外延形成第一导电类型的漂移层,漂移层覆盖第二导电类型的半导体材料,在漂移层上外延形成第二导电类型的外延层;从衬底的第二表面开始减薄衬底至露出第二导电类型的半导体材料,在露出的第二导电类型的半导体材料上通过离子注入第一导电类型的离子而形成掺杂区;在掺杂区上形成第一金属层,并在第二导电类型的外延层上形成第二金属层;其中,第一导电类型和第二导电类型不同。本申请提供的SIC IGBT的制造方法,节约了制造成本。
  • IGBT器件的制造方法-202210367143.0
  • 刘伟;王鹏飞;刘磊;龚轶 - 苏州东微半导体股份有限公司
  • 2022-04-08 - 2023-10-24 - H01L21/331
  • 本发明实施例提供的一种IGBT器件的制造方法,首先,在形成第一沟槽后形成n电荷存储区,通过控制第一沟槽的深度来控制n型电荷存储区的深度,避免n型电荷存储区对后续形成的p型体区产生影响;其次,先形成浮空的p型柱,再形成栅极,避免了形成p型柱时对栅极产生的损伤;再次,n型电荷存储区、p型柱和栅极均通过自对准工艺形成,简化了IGBT器件的制造工艺。
  • 一种超结碳化硅NPN型三极管及其制备方法-202311115042.5
  • 傅信强;周理明;王毅 - 扬州扬杰电子科技股份有限公司
  • 2023-08-31 - 2023-10-24 - H01L21/331
  • 一种超结碳化硅NPN型三极管及其制备方法。涉及半导体技术领域。本发明与传统SiC BJT相比,增益系数从150提升到160@Ic=100mA、Vce=10V;耐压BVcbo从1200V提升到2200V@Ic=100mA。原因是在承担耐压时,P柱以及P柱间的N‑漂移区可以充分耗尽,在整个漂移区被完全耗尽后就相当于一个本征层,因此器件反向耐压时,漂移区内部即存在纵向电场,也存在着横向电场。当所加漏电压达到碳化硅的临界击穿电场强度时,器件就会发生雪崩击穿。在两个柱区满足电荷平衡的条件下,超结能够承担的击穿电压与柱区的厚度成正比。另外发射结正偏、集电结反偏时,发射极发射的电流除了同样可以穿越基区到达集电区外,两端的P柱也因为极电结反偏将P柱中的少数电子移动到集电区中,起到提高增益系数的作用。
  • 逆导型IGBT器件的制造方法-202010424609.7
  • 孔蔚然;杨继业;潘嘉 - 上海华虹宏力半导体制造有限公司
  • 2020-05-19 - 2023-10-20 - H01L21/331
  • 本申请涉及半导体制造技术领域,具体涉及一种逆导型IGBT的制造方法。逆导型IGBT器件的制造方法,至少包括以下步骤:提供硅片;通过第一导电类型杂质离子束以特定时间间隔扫描轰击硅片的背面,退火后在硅片的背面中形成多个相间隔的第一导电类型掺杂区;对硅片背面进行第一导电类型杂质离子注入,退火后形成场截止区,第一导电类型掺杂区分布在截止区中;通过第二导电类型杂质离子束扫描轰击截止区,退火后在相邻两个第一导电类型掺杂区之间形成第二导电类型掺杂区;对硅片背面结构金属化。本申请提供了一种逆导型IGBT器件的制造方法,通过节省硅片背面大量的工艺可以解决相关技术中工艺难度大的问题。
  • 隧穿场效应晶体管及其形成方法-201810770624.X
  • 赵猛 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
  • 2018-07-13 - 2023-10-20 - H01L21/331
  • 一种隧穿场效应晶体管及其形成方法,方法包括:提供半导体衬底,所述半导体衬底内具有沟道区,所述沟道区表面具有栅极结构,分别在栅极结构两侧的半导体衬底内形成第一硅化物层和第二硅化物层,第一硅化物层和第二硅化物层到栅极结构侧壁的距离大于零;在第一硅化物层和栅极结构之间形成第一掺杂区,所述第一掺杂区具有第一离子;在第二硅化物层和栅极结构之间形成第二掺杂区,所述第二掺杂区具有第二离子,所述第一离子和第二离子导电类型相反。所述方法提高了隧穿场效应晶体管的性能。
  • 垂直沟道半导体器件的制造工艺和垂直沟道半导体器件-202310363591.8
  • S·亚马拉;F·G·门塔;S·皮萨诺 - 意法半导体股份有限公司
  • 2023-04-07 - 2023-10-17 - H01L21/331
  • 本公开涉及垂直沟道半导体器件的制造工艺和垂直沟道半导体器件。本公开涉及一种垂直沟道半导体器件。为了制造垂直沟道半导体器件,从具有第一侧和沿一个方向与第一侧相对的第二侧的工作晶片开始,在工作晶片中在工作晶片的第二侧形成第一掺杂区。工作晶片具有第一导电类型和第一掺杂等级,第一掺杂区具有第一导电类型和高于第一掺杂等级的第二掺杂等级。在工作晶片的第一侧上,在工作晶片中形成具有在该方向上延伸的沟道区的器件有源区。第一掺杂区和器件有源区在工作晶片中限定漂移区。在器件有源区之前形成第一掺杂区。
  • 一种基于毛细力的水平双层半导体场效应晶体管及制备方法-202310826677.X
  • 张雪;朴载勋;杜立彬;李洪宇;郭素敏 - 山东科技大学
  • 2023-07-06 - 2023-10-03 - H01L21/331
  • 本发明公开了一种基于毛细力的水平双层半导体场效应晶体管及制备方法,属于半导体材料及器件技术领域,晶体管属于自下而上依次包括衬底、介电层、半导体层和金属电极,半导体层为水平双层结构半导体。本发明提出一种多沟道模具,设有若干个第一微通道和第二微通道,第一微通道的左端为开口端,右端为封闭端,第二微通道的左端为封闭端,右端为开口端,第一微通道和第二微通道间隔设置;在毛细力的作用下,可同时制备具有水平结构的双层半导体,无需额外的掩膜板。在保证所制备的水平双层半导体晶体管性能的前提下,简化制备工艺、降低制备成本,提高器件的实际应用性。
  • IGBT器件的制作方法及IGBT器件-202310422245.2
  • 颜天才;钟育腾;吕昆谚;黄任生;杨列勇;陈为玉 - 物元半导体技术(青岛)有限公司
  • 2023-04-19 - 2023-09-29 - H01L21/331
  • 本发明提出一种IGBT器件的制作方法及IGBT器件,制作方法包括:提供一第一硅片和第二硅片;在第一硅片正面制作MOSFET(IGBT正面工艺)、沉积层间介质层;在第二硅片正面沉积第二硬掩膜,将第一硅片正面与第二硅片正面键合。本申请提供的IGBT器件的制作方法,在第一硅片和第二硅片形成键合之后进行第一硅片的背面工艺,此时的第一硅片不再是薄片,IGBT器件可以做到更薄。更薄的IGBT器件可以有效的解决大功率器件的散热问题;同时,在第一硅片背面进行的场终止FS区、集电极P型区制作工艺的稳定性更高。
  • 一种基于一体化平面耗尽型结终端的功率器件制备方法-202310943308.9
  • 吴振兴 - 北京贝茵凯微电子有限公司
  • 2023-07-28 - 2023-09-29 - H01L21/331
  • 本发明公开了基于一体化平面耗尽型结终端的功率器件制备方法,包括:在N‑型区熔单晶硅衬底淀积一层光刻胶,曝光光刻胶形成终端结注入窗口并注入B离子;将曝光后的N‑型区熔单晶硅衬底进行第一预设温度退火,进行一次推结;通过氧化工艺在N‑型区熔单晶硅衬底的表面形成一层氧化层保护终端结区域,并对P‑型终端环进行二次推结;在N‑型区熔单晶硅衬底表面刻蚀得到有源区注入窗口;基于有源区注入窗口,对芯片表面进行处理,得到有源区、栅极区及终端区。通过采用宽区域氧化隔离和超轻掺杂一体化P‑型终端结类型结构,实现了栅极结构与终端结构的有效集成,利用轻掺杂的P‑型终端和N‑型衬底电荷平衡原理提高了芯片耐压性能。
  • 一种磷化铟双异质结双极型晶体管制造方法-201911408282.8
  • 任春江;程伟 - 中电国基南方集团有限公司
  • 2019-12-31 - 2023-09-15 - H01L21/331
  • 本发明公开了一种磷化铟双异质结双极型晶体管的制造方法,包括:形成发射极电极后以其为掩膜进行选择性腐蚀获得比发射极电极缩小后的发射极台面;填充第一介质层到发射极电极下发射极台面的侧壁形成对发射极电极的支撑保护;制作基极电极,制作比基极电极缩小后的基极台面;填充第二介质层到基极电极下基极台面的侧壁形成对基极电极的支撑保护;制作集电极电极,以第三光刻胶层为掩膜进行选择性腐蚀并去除第三光刻胶层获得隔离台面完成器件制作。本发明有助于提升磷化铟双异质结双极型晶体管性能的同时保证最终成品率,且可操作性和通用性强,适用于微米级到亚微米级等各种发射极尺寸的磷化铟双异质结双极型晶体管制造。
  • 双极型功率器件及其制备方法-202310737343.5
  • 伊艾伦;欧欣;周民 - 中国科学院上海微系统与信息技术研究所
  • 2023-06-20 - 2023-09-12 - H01L21/331
  • 本申请公开了一种双极型功率器件及其制备方法,该方法通过在高质量的碳化硅单晶衬底上的外延层与其中的剥离层之间制作嵌有掺杂子区的阱区,并与低质量的中间碳化硅衬底进行一次键合;沿剥离层剥离包含碳化硅单晶衬底在内的部分器件结构并对剥离表面进行后处理,暴露经剥离的外延层中的第二面并对其进行导电处理,形成第二器件结构;将具有双面注入层的硅衬底与倒置的第二器件结构进行二次键合;去掉中间碳化硅衬底并激活键合界面,并制备电极层以形成双极型功率器件。从而在克服硅基制备碳化硅材料困难的基础上,降低碳化硅单片成本,提供了一种用于低成本制备高耐压的双极型功率器件器件的解决方案。
  • 异质结双极晶体管的制作方法-202310599443.6
  • 马寒骏;高飞;孙伟虎;周康;王勇;彭勇;杨德明;赵正元;张守龙 - 华虹半导体(无锡)有限公司
  • 2023-05-24 - 2023-09-12 - H01L21/331
  • 本申请涉及半导体集成电路制造技术领域,具体涉及一种异质结双极晶体管的制作方法。该方法包括以下步骤:提供半导体基层;在所述半导体基层上形成基区引出结构,在所述基区引出结构中对应所述集电极区位置处形成第一窗口;在带有所述第一窗口的基区引出结构上形成刻蚀阻挡层,所述刻蚀阻挡层覆盖在所述基区引出结构的上表面和所述第一窗口的侧面;所述刻蚀阻挡层中氮元素与硅元素之间的比值为5:1;湿法刻蚀未被所述刻蚀阻挡层覆盖的区域形成第二窗口;以所述刻蚀阻挡层为掩膜,选择在所述第二窗口中外延生长形成多晶硅外延层作为基区。本申请通过该异质结双极晶体管的制作方法,可以解决相关技术中掩膜层上会生长形成小丘状的多晶硅的问题。
  • 一种NPN型数字晶体管芯片结构的制造方法-202310802767.5
  • 陈磊;王金富;许柏松;唐振;陈烨;邱健繁 - 江苏新顺微电子股份有限公司
  • 2023-07-03 - 2023-09-08 - H01L21/331
  • 本发明公开了一种NPN型数字晶体管芯片结构的制造方法,其包括如下步骤:选取一N型衬底,形成N型外延层,生长一层二氧化硅氧化层;二氧化硅氧化层上面再次匀上一定厚度的光刻胶,通过光刻掩膜版曝光后开出发射区窗口,同时带胶进行发射区磷注入工艺;形成P型基区;形成在上表面的二氧化硅氧化层;通过光刻掩膜版曝光后开出发射区窗口,同时带胶进行发射区磷注入工艺。通过加入发射区带胶磷注入的方式,以光刻胶作为掩蔽层,发射区高浓度磷离子注入时候绝大部分磷离子都打入光刻胶内,能有效阻止非发射区部分磷离子进入氧化层,避免表层氧化层中出现高浓度磷杂质引起的表层多晶硅介质层在氮气退火时候产生反型。
  • 一种高压IGBT器件的IGBT制备工艺及其IGBT-202310949414.8
  • 金奉焕 - 江苏特西氪集成电路(集团)有限公司;金奉焕
  • 2023-07-28 - 2023-09-08 - H01L21/331
  • 本发明涉及一种高压IGBT器件的IGBT制备工艺以及IGBT、高压IGBT器件。所述制备工艺依次包括:S1、完成IGBT晶圆的正面工艺;其中,终端结构包括多个依次间隔设置的场环,每一场环的宽度均相等并在5.6‑6.6um之间,所述场环之间的间隔从靠近有源区结构向远离有源区结构增加;S3、对晶圆背面进行离子注入;S4、对晶圆背面进行激光退火。本发明中,通过调整场环的宽度、场环之间的间距以及激光退火参数,使得高压IGBT器件中所涉及的IGBT元件的BVces性能提升。
  • IGBT器件的制作方法及IGBT器件-202310425489.6
  • 颜天才;钟育腾;吕昆谚;黄任生;杨列勇;陈为玉 - 物元半导体技术(青岛)有限公司
  • 2023-04-19 - 2023-09-08 - H01L21/331
  • 本发明提出一种IGBT器件的制作方法及IGBT器件,制作方法包括:提供一第一硅片和第二硅片;在第一硅片正面制作MOSFET(IGBT正面工艺)、沉积层间介质层、第一金属层以及第一硬掩膜;在第二硅片正面沉积第二硬掩膜,将第一硅片正面与第二硅片正面键合。本申请提供的IGBT器件的制作方法,在第一硅片和第二硅片形成键合之后进行第一硅片的背面工艺,此时的第一硅片不再是薄片,IGBT器件可以做到更薄。更薄的IGBT器件可以有效的解决大功率器件的散热问题;同时,在第一硅片背面进行的场终止FS区、集电极P型区制作工艺的稳定性更高。
  • 绝缘栅双极型晶体管及制作方法、电子设备及存储介质-202210157368.3
  • 李春艳;曾丹;葛孝昊 - 珠海零边界集成电路有限公司;珠海格力电器股份有限公司
  • 2022-02-21 - 2023-08-29 - H01L21/331
  • 本申请涉及一种绝缘栅双极型晶体管及制作方法、电子设备及存储介质,方法包括:提供一衬底,在衬底上依次设置氧化层和外延层;在外延层远离氧化层一侧设置一沟槽,并在沟槽内设置多晶硅栅;通过在外延层远离氧化层一侧注入第一电荷类型的掺杂物,形成体区,体区设置在多晶硅栅两侧;通过在体区远离外延层一侧注入第二电荷类型的掺杂物,形成发射区,发射区设置在多晶硅栅两侧;设置覆盖多晶硅栅、发射区以及体区的第一金属层;去除衬底,在氧化层远离外延层一侧设置第二金属层,第二金属层通过氧化层上的通孔与外延层接触,将缘栅双极型晶体管制作成垂直结构,提高绝缘栅双极型晶体管可靠性,进而提升了用户体验。
  • 基于氧化层电偶极子的双极器件抗低剂量率辐照加固方法-202310711078.3
  • 宋宇;曾华秋 - 内江师范学院
  • 2023-06-15 - 2023-08-18 - H01L21/331
  • 本发明公开了基于氧化层电偶极子的双极器件抗低剂量率辐照加固方法,包括:步骤一、在工作偏置下,对对照组双极器件进行低剂量率辐照,测试其电流增益倒数变化随总剂量的变化规律;步骤二、在负偏置下,对测试组双极器件进行高剂量率辐照,在氧化层中诱导数量不等的带正电的氧空位缺陷,同时抑制界面处硅悬挂键缺陷的产生;步骤三、对步骤二处理后的测试组双极器件进行低剂量率辐照或正偏退火处理,将预先产生的带正电的氧空位缺陷转化为电中性的电偶极子,达到对双极器件低剂量率损伤进行加固的目的;步骤四、在工作偏置下,将步骤三处理后的测试组双极器件进行低剂量率辐照,测试其电流增益倒数变化随总剂量的变化规律,并与步骤一中结果进行对比,验证加固效果。本发明显著提高双极器件的抗低剂量率辐照能力。
  • 一种垂直双极性结型晶体管及其制作方法-202310674064.9
  • 刘尧;刘海彬;史林森;陈达伟;江艳;刘森 - 微龛(广州)半导体有限公司
  • 2023-06-08 - 2023-08-18 - H01L21/331
  • 本发明提供一种垂直型双极性结型晶体管及其制作方法,该方法包括以下步骤:提供一基底,基底包括自下而上依次层叠的衬底层、第一绝缘层、中间层、第二绝缘层及器件层,将器件层转变为绝缘介质层,形成第一、第二沟槽于绝缘介质层中,形成第三、第四沟槽于第二绝缘层中,形成第一、第二隔离带于中间层中,掺杂得到中间层功能区,形成第一、第二集电区,形成发射区及基区。本发明的制作方法起始于双绝缘层基底,例如可以是双绝缘层上硅晶圆,通过合理分布基区、集电区及发射区,解决了全耗尽SOI垂直双极性结型晶体管集成的问题。本发明的晶体管中采用双层绝缘层的隔离,使得器件可以稳定工作,不会影响别的器件,同时可以实现很好的双极放大。
  • 一种具有底部厚氧沟槽栅IGBT器件的制备方法及器件-202310283241.0
  • 刘庆红;沈海波;刘鹏飞;马东战;杨亮 - 上海维安半导体有限公司
  • 2023-03-21 - 2023-08-04 - H01L21/331
  • 本发明涉及半导体分立器件技术领域,具体涉及一种具有底部厚氧沟槽栅IGBT器件的制备方法及器件,其特征在于,包括:S1:在一衬底上形成厚氧化硅层;S2:于衬底和厚氧化硅层的上方生长外延层;S3:将厚氧化硅层作为刻蚀终点对外延层进行刻蚀,以形成沟槽;S4:于沟槽内形成栅极;S5:依次形成体区和源区,随后形成场氧化物层;S6:于场氧化物层上方形成第一金属层,随后于衬底下方依次形成场截止层、集电区和第二金属层。有益效果在于:通过预先在衬底上制备厚氧化物层作为沟槽的底部厚氧,随后再进行外延、沟槽蚀刻,避免了良率低下的问题。同时,通过采用厚氧化物层作为沟槽蚀刻的终点,可准确控制沟槽刻蚀的深度,进一步地提升了器件良率。
  • 超级结器件及其制造方法-202310471136.X
  • 李昊 - 上海华虹宏力半导体制造有限公司
  • 2023-04-27 - 2023-08-01 - H01L21/331
  • 本发明提供了一种超级结器件及其制造方法,所述超级结器件包括衬底及设置于衬底上的第一导电类型外延层,所述第一导电类型外延层内设置有沟槽栅结构,沟槽栅结构周围的第一导电类型外延层内设置有体区;所述第一导电类型外延层内设置有多个贯穿体区的超级结沟槽,所述超级结沟槽内设置有第二导电类型外延层,以构成所述超级结器件的超级结;所述超级结沟槽的侧壁顶部设置有隔离侧墙,用于隔离所述第二导电类型外延层和所述体区。本发明通过在超级结沟槽的侧壁顶部设置隔离侧墙,实现了第二导电类型外延层和体区之间的电学隔离,简化了超级结器件的结构,优化了超级结器件的工艺制程,提高了生产效率。
  • 一种IGBT器件的制备方法及IGBT器件-202211079127.8
  • 刘倩;祁金伟 - 苏州华太电子技术股份有限公司
  • 2022-09-05 - 2023-08-01 - H01L21/331
  • 本申请实施例提供了一种IGBT器件的制备方法及IGBT器件。制备方法包括:在衬底上形成第二掺杂类型的外延层;自外延层上表面向下进行挖槽,形成柱区沟槽;在柱区沟槽填充第一掺杂类型的材料;挖槽,形成第一栅极沟槽,第一栅极沟槽自第一掺杂类型材料的上表面向下延伸,其中,未被挖掉的第一掺杂类型材料作为柱区;在第一栅极沟槽内形成第一栅氧化层;在第一栅氧化层之上形成第一栅极;在外延层的上部分中形成第一掺杂类型的阱区,阱区的底部高于柱区的顶部且外延层位于所述阱区之下的部分作为漂移区,且所述阱区和柱区被漂移区和所述第一栅氧化层隔开。本申请实施例解决了传统的IGBT器件的制备方法流程复杂制造成本高的技术问题。
  • 锗硅异质结双极晶体管的制造方法-202310490087.4
  • 陈仙;张静;唐新悦;张培健;洪敏;易孝辉;魏佳男;罗婷;仵韵辰;谭开洲 - 中国电子科技集团公司第二十四研究所
  • 2023-05-04 - 2023-07-28 - H01L21/331
  • 本发明提供了一种锗硅异质结双极晶体管的制造方法,在所述方法中,先形成梯形的牺牲结构,再形成第一掺杂多晶硅层,在牺牲结构的侧壁形成第一掺杂多晶硅层的倒斜面结构,后续刻蚀牺牲结构并形成梯形空腔,在空腔中外延生长,形成梯形的锗硅外延层,并在第一掺杂多晶硅层的表面上形成多晶锗硅层,侧壁处的多晶锗硅层呈斜面结构,使得第一掺杂多晶硅层侧壁处的倒斜面与多晶锗硅层外侧的斜面契合匹配,使得多晶锗硅层内侧的斜面与锗硅外延层侧壁处的斜面契合匹配,实现了基于锗硅外延层的内基区与基于第一掺杂多晶硅层的外基区的匹配连接,减少了锗硅外延层与第一掺杂多晶硅层之间的孔洞缝隙,增大了内基区与外基区的接触面积,降低了基区的总电阻。
  • 一种超级结绝缘栅双极型晶体管及其终端结构的制作方法-202210046194.3
  • 熊志军 - 苏州华太电子技术股份有限公司
  • 2022-01-14 - 2023-07-25 - H01L21/331
  • 本发明公开了一种超级结绝缘栅双极型晶体管及其终端结构的制作方法。所述终端结构的制作方法包括:提供第二导电类型的外延层,所述外延层设置在第二导电类型的漂移区上,所述漂移区包含超级结结构;在所述外延层的终端区域加工出第一凹槽,并在所述第一凹槽内填充第一导电类型的半导体,从而形成终端结构。本发明提供的制作方法,能够有效避免超级结结构的P型超级结区域在高温过程中的外扩散现象,提升器件的击穿电压及雪崩耐量。
  • 一种具有自偏置pMOS的CSTBT及其制造方法-202310492965.6
  • 朱颢;郭剑斌;孙清清 - 复旦大学
  • 2023-05-05 - 2023-07-21 - H01L21/331
  • 本发明公开一种具有自偏置pMOS的CSTBT及其制造方法。该具有自偏置pMOS的CSTBT自下而上依次包括金属集电极,P+集电区,N型场阻止层,N型漂移区,N型掺杂的载流子存储层和P阱区;沟槽栅和深槽发射极,贯穿P阱区和N型掺杂的载流子存储层,且深槽发射极形成在沟槽栅两侧;P型补偿层,分别形成在沟槽栅和深槽发射极的第一侧;P型埋层,分别形成在沟槽栅和深槽发射极的底部的外围区域;N+发射区和P+发射区,形成在P阱区上部,且位于沟槽栅和深槽发射极之间,P+发射区与P型补偿层相接;绝缘介质层,形成在沟槽栅和深槽发射极上方;金属发射极,覆盖绝缘介质层,N+发射区和P+发射区。有效解决了传统CSTBT的击穿电压小、导通功耗大、开关断损耗过高等问题。
  • 一种IGBT芯片制备方法和IGBT芯片-202310467252.4
  • 吴振兴 - 北京贝茵凯微电子有限公司
  • 2023-04-27 - 2023-07-21 - H01L21/331
  • 一种IGBT芯片的制备方法和IGBT芯片。该制备方法包括:硅基衬底制备;在硅基衬底上形成P型终端区和有源区,使有源区与终端区氧化隔离;在有源区中形成多晶硅沟槽‑栅极/源极金属直接连接的栅极/源极;进行至少一次钝化操作;对硅基衬底的背面进行研磨减薄,然后依次形成N型FS层和P+层以及集电极。该IGBT芯片为该方法制得。本发明通过将金属层直接与多晶硅连接,去除了表面多晶硅汇流条,减少了芯片表面大面积的多晶硅栅极总线的排布,使得芯片表面不产生层与层之间的台阶交叠爬坡,微填充问题彻底解决,可靠性和芯片利用效率大幅提高。
  • 半导体装置及其制造方法、基板及其制造方法和制造装置-201910851158.2
  • 西尾让司;太田千春;饭岛良介 - 株式会社 东芝
  • 2019-09-10 - 2023-07-18 - H01L21/331
  • 能够提供一种能使特性稳定的半导体装置及其制造方法、基板及其制造方法和制造装置。根据实施方式,半导体装置的制造方法包括如下第1工序:使设置在包含碳化硅的基体上的第1半导体层的堆垛层错扩展,所述第1半导体层包含碳化硅和第1元素,所述第1元素包含选自N、P以及As中的至少一种。所述制造方法包括如下第2工序:在第1工序后在所述第1半导体层上形成包含碳化硅和所述第1元素的第2半导体层。所述制造方法包括如下第3工序:在所述第2半导体层上形成包含碳化硅和第2元素的第3半导体层,所述第2元素包含选自B、Al以及Ga中的至少一种。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top