“宋庆文”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果371个，建议您升级VIP下载更多相关专利

[发明专利]一种多路LED调光电路-CN201810932637.2有效
发明人：张艺蒙;屈莎莎;张玉明;宋庆文;汤晓燕 -专利权人：西安电子科技大学
申请日： 2018-08-16 - 公布日： 2019-12-03 - 主分类号： H05B33/08 文献下载
摘要：本发明涉及一种多路LED调光电路，包括：调光控制单元、反馈控制单元、电压调节器和LED通道阵列；其中，调光控制单元第一输出端分别连接LED通道阵列的第一输入端和反馈控制电路的第一输入端，调光控制电路的第二输出端连接LED通道阵列的第二输入端；反馈控制单元的第一输出端连接电压调节器的输入端；电压调节器的输出端连接LED通道阵列的第三输入端；LED通道阵列的输出端连接反馈控制单元的第二输入端。本发明可以有效的抑制调光MOS管导通时LED的过冲电流，使得流过LED灯串的电流更加稳定，延长了LED灯的寿命，避免了LED灯的闪烁。
输入端输出端连接反馈控制单元电压调节器调光控制单元调光电路多路LED 调光控制电路反馈控制电路输出端导通调光闪烁

[发明专利]基于埋氧化层的SiC PNM IGBT及其制备方法-CN201710466242.3有效
发明人：汤晓燕;姜珊;宋庆文;张艺蒙;张玉明 -专利权人：西安电子科技大学
申请日： 2017-06-19 - 公布日： 2019-11-26 - 主分类号： H01L21/321 文献下载
摘要：本发明涉及一种基于埋氧化层的SiC PNM IGBT及其制备方法，其中，所述制备方法包括：选取SiC衬底；所述SiC衬底表面连续生长过渡层、第一N‑漂移层、N+缓冲层和P+集电层；去除SiC衬底及过渡层；生长氧化层，并使所述氧化层填满沟槽；磨掉所述第一N‑漂移层上的氧化物，保留沟槽内部的氧化层形成埋氧化层；在第一N‑漂移层和所述埋氧化层表面继续生长第二N‑漂移层；依次制备P型阱层、P+接触区、N+发射区和槽栅；制备集电极、发射极欧姆接触金属层和发射极肖特基接触金属层。本发明埋氧化层的引入相当于将栅极底部加粗，带来瓶颈效应，肖特基势垒抬高了P型基区的电势，二者均起到阻挡空穴的作用，增强了电导调制效应，使器件在大电流下具有较小的导通压降。
基于氧化 sicpnmigbt 及其制备方法

[实用新型]一种一体式防水贴片天线-CN201920583498.7有效
发明人： 宋庆文;王勇;刘少鹏;李建波;张行堂 -专利权人：东莞市仕研电子通讯有限公司
申请日： 2019-04-26 - 公布日： 2019-11-19 - 主分类号： H01Q1/42 文献下载
摘要：一种一体式防水贴片天线，包括：高频线路板、外壳、线缆、高频连接头和背胶，高频线路板位于外壳的内部，线缆从外壳的内部延伸至外部，线缆的一端与高频线路板形成电连接，另一端与所述高频连接头形成电连接，背胶位于外壳的下表面，外壳一体成型，外壳的长度为121‑122mm，宽度为21‑23mm，高度为5.3‑5.9mm。上述贴片天线不仅可以实现防水的功能，能避免增加制造工艺难度，以及节省空间。
高频线路板线缆高频连接头贴片天线电连接背胶防水节省空间内部延伸一体成型制造工艺下表面外部

[发明专利]电压平衡电路-CN201710695649.3有效
发明人：张艺蒙;姜徐超;张玉明;宋庆文;汤晓燕 -专利权人：西安电子科技大学
申请日： 2017-08-15 - 公布日： 2019-11-08 - 主分类号： H02M3/158 文献下载
摘要：本发明涉及一种电压平衡电路，包括：多个钳位子单元与多个辅助子单元；其中，所述多个钳位子单元依次串行电连接；所述多个辅助子单元依次串行电连接；每个所述辅助子单元分别对应电连接所述多个钳位子单元中相邻两个钳位子单元。本发明通过在串联开关管中每个开关管两端并联电阻，使得处于静态时保证每个开关管两端电压基本一致；通过钳位电容与辅助二极管，在动态时保证每个开关管两端电压基本一致，结构简单，控制策略简单。
电压平衡电路

[发明专利]一种浮结型肖特基势垒二极管及其制作方法-CN201910458067.2在审
发明人： 宋庆文;张玉明;汤晓燕;袁昊;吴勇;何艳静;韩超;梁家铖 -专利权人：西安电子科技大学芜湖研究院
申请日： 2019-05-29 - 公布日： 2019-10-11 - 主分类号： H01L29/872 文献下载
摘要：本发明涉及一种浮结型肖特基势垒二极管，包括：衬底层1；外延层2，位于所述衬底层1上层；浮结层4，位于所述外延层2上层的两侧；绝缘型多晶硅层5，位于所述浮结层4上层；沟槽6，位于所述绝缘型多晶硅层5上层；肖特基接触阴极7，位于所述衬底层1下层；肖特基接触阳极8，覆盖所述外延层2、所述绝缘型多晶硅层5和所述沟槽6。本发明提出的二极管，通过改善浮结型肖特基势垒二极管的工艺步骤，不需要二次生长外延层，增大了器件击穿电压，减小了导通电阻，提升了功率优值，降低了工艺难度和成本。
外延层肖特基势垒二极管多晶硅层衬底层绝缘型上层结型肖特基接触结层阴极器件击穿电压二极管阳极导通电阻二次生长工艺步骤工艺难度减小下层覆盖制作

[发明专利]基于有源区沟槽结构的碳化硅双极型晶体管及其制作方法-CN201611245751.5有效
发明人：元磊;李钊君;宋庆文;汤晓燕;张艺蒙;张玉明 -专利权人：西安电子科技大学
申请日： 2016-12-29 - 公布日： 2019-10-01 - 主分类号： H01L29/732 文献下载
摘要：本发明公开了基于有源区沟槽结构的碳化硅双极型晶体管及其制作方法，属于微电子技术领域。可以解决现有的碳化硅双极型晶体管存在薄基区结构可能会导致低的击穿电压的问题。包括：N+发射区，设置在所述基区上表面，包括呈倾斜槽型的器件沟槽，呈垂直槽型的发射区台面和器件隔离区；基极P+注入区，设置在所述发射区台面下表面，且位于所述基区内；所述器件沟槽设置在所述N+发射区，且延伸至所述N‑集电区上部；所述器件隔离区设置在所述基区，且延伸至所述N‑集电区上部。
基于有源沟槽结构碳化硅双极型晶体管及其制作方法

[发明专利]一种整体型碳化硅达林顿管及其制作方法-CN201611247096.7有效
发明人：元磊;李钊君;宋庆文;汤晓燕;张艺蒙;张玉明 -专利权人：西安电子科技大学
申请日： 2016-12-29 - 公布日： 2019-10-01 - 主分类号： H01L27/082 文献下载
摘要：本发明公开了一种整体型碳化硅达林顿管及其制作方法，属于微电子技术领域。可以解决现有的碳化硅达林顿管存在驱动管电流处置能力较小，且制作工艺复杂，导致成本比较高的问题。包括：N+发射区，设置在基区上表面，包括呈倾斜槽型的器件沟槽，呈垂直槽型的器件隔离区和呈垂直槽型的发射区台面；基极P+注入区，设置在发射区台面下表面，且位于基区内；器件沟槽设置在N+发射区，且延伸至N‑集电区上部；器件隔离区设置在N+发射区，且延伸至N‑集电区上部；隔离区注入层，设置在所述器件隔离区底部上表面。
一种整体碳化硅达林顿管及其制作方法

[发明专利]一种碳化硅倒T形掩蔽层结构的MOSFET器件及其制备方法-CN201910458107.3在审
发明人： 宋庆文;张玉明;白瑞杰;汤晓燕;袁昊;何艳静;何晓宁;韩超 -专利权人：陕西半导体先导技术中心有限公司
申请日： 2019-05-29 - 公布日： 2019-09-24 - 主分类号： H01L29/06 文献下载
摘要：本发明涉及一种碳化硅倒T形掩蔽层结构的MOSFET器件及其制备方法，该MOSFET器件包括：栅介质层；基区，位于所述栅介质层的两侧；掩蔽层，位于所述栅介质层的下表面；漂移层，位于所述基区和所述掩蔽层的下表面；衬底层，位于所述漂移层的下表面；漏极，位于所述衬底层的表面；多晶硅层，位于所述栅介质层的内表面；栅极，位于所述多晶硅层的上表面。第一源区，位于所述基区的部分区域的上表面；第二源区，位于所述基区的其余区域的上表面；源极，位于所述第一源区和所述第二源区的上表面。本发明的这种MOSFET器件，通过槽栅底部的P+型掩蔽层，改变了栅介质层拐角处的电场分布，降低了器件拐角处的电场集中，提高了器件的击穿电压，提高器件的可靠性。
栅介质层掩蔽层上表面基区源区下表面多晶硅层衬底层拐角处漂移层碳化硅倒T形制备电场分布电场集中击穿电压内表面通过槽漏极源极

[发明专利]一种二氟二草酸磷酸锂的制备方法-CN201910530983.2在审
发明人：沈枫锋;宋庆文 -专利权人：上海如鲲新材料有限公司
申请日： 2019-06-19 - 公布日： 2019-09-17 - 主分类号： C07F9/6571 文献下载
摘要：本发明公开了一种二氟二草酸磷酸锂的制备方法，属于锂电池电解液添加剂制备技术领域，所述二氟二草酸磷酸锂的制备原料包括二烷基草酸硅酯与LiPF_(6‑2m)(C₂O₄)_m，所述m为0或1。本发明二氟二草酸磷酸锂的制备方法，目标产物的转化率较高，反应产物单一，几乎没有副产物生成；工艺过程不引入卤素离子和其它金属离子，反应和纯化过程简便，产品质量易于控制；实施过程中几乎无三废，产生的回收溶剂和过滤母液可经过蒸馏后重复使用。
草酸磷酸锂制备制备技术领域锂电池电解液工艺过程过滤母液回收溶剂金属离子卤素离子目标产物蒸馏二烷基副产物硅酯添加剂引入

[发明专利]一种具有T型掩蔽层结构的碳化硅MOSFET器件-CN201910458073.8在审
发明人： 宋庆文;张玉明;白瑞杰;汤晓燕;张艺蒙;王悦湖 -专利权人：西安电子科技大学
申请日： 2019-05-29 - 公布日： 2019-09-06 - 主分类号： H01L29/06 文献下载
摘要：本发明涉及一种具有T型掩蔽层结构的碳化硅MOSFET器件，包括从下至上依次设置的漏电极、N型掺杂衬底层、N型漂移区和P型基区；所述P型基区上设置有P型源区和N型源区；所述P型基区的内部设置有槽栅结构，所述槽栅结构的底部延伸至所述N型漂移区的内部，所述槽栅结构的顶部延伸出所述P型基区的上表面；所述槽栅结构的下方设置有T型掩蔽层结构，且所述T型掩蔽层结构的上表面与所述槽栅结构的下表面接触；所述P型源区和所述N型源区上设置有源电极；所述槽栅结构上设置有栅电极。本发明的碳化硅MOSFET器件，通过在槽栅结构的底部增加T型掩蔽层结构，提高了器件的击穿电压，而且增大了器件的开关速度，同时也减少了器件的开关功耗。
槽栅结构掩蔽层碳化硅MOSFET 上表面击穿电压开关功耗内部设置依次设置衬底层漏电极下表面源电极栅电极延伸

[发明专利]一种碳化硅单侧深L形基区结构的MOSFET器件及其制备方法-CN201910458082.7在审
发明人： 宋庆文;张玉明;白瑞杰;汤晓燕;张艺蒙;王悦湖 -专利权人：西安电子科技大学
申请日： 2019-05-29 - 公布日： 2019-09-06 - 主分类号： H01L29/06 文献下载
摘要：本发明涉及一种碳化硅单侧深L形基区结构的MOSFET器件及其制备方法，该MOSFET器件包括：栅介质层；基区，包括第一基区和第二基区，分别位于栅介质层的两侧；电流扩散层，位于栅介质层和第二基区之间；漂移层，位于基区和电流扩散层的下表面；衬底层，位于漂移层的下表面；漏极，位于衬底层的下表面；多晶硅层，位于栅介质层的内表面；栅极，位于多晶硅层的上表面；第一源区，位于基区的预设区域的上表面；第二源区，位于基区的其余区域的上表面；源极，位于第一源区和第二源区的上表面。本发明的这种MOSFET器件，通过改变单侧P型基区的结构，在不增大器件元胞面积的情况下，降低了槽栅拐角的电场聚集，提高了器件的击穿电压。
基区栅介质层上表面源区下表面电流扩散层多晶硅层基区结构衬底层漂移层碳化硅制备电场聚集击穿电压器件元胞预设区域内表面拐角槽栅漏极源极

[发明专利]一种沟槽结构结势垒肖特基二极管-CN201910459140.8在审
发明人：张玉明;宋庆文;汤晓燕;袁昊;张艺蒙;范鑫;何晓宁 -专利权人：西安电子科技大学
申请日： 2019-05-29 - 公布日： 2019-09-06 - 主分类号： H01L29/06 文献下载
摘要：本发明涉及一种沟槽结构结势垒肖特基二极管，自上而下依次包括阳极电极层、隔离介质层、N‑外延层、N+衬底层和阴极电极层，其中，在N‑外延层的上表面开设有多个沟槽结构，在沟槽结构的内部形成有P型离子注入区；相邻沟槽结构的间距从N‑外延层的上表面中心至边缘减小，且多个P型离子注入区的形状尺寸均相同。本发明的沟槽结构结势垒肖特基二极管相邻沟槽结构的间距从中心至边缘呈减小趋势，从而在保证反向漏电流的前提下，改善了器件正向工作时的导通电阻特性，提高了器件的性能和可靠性。
沟槽结构结势垒肖特基二极管外延层相邻沟槽减小反向漏电流隔离介质层上表面中心阳极电极层阴极电极层导通电阻衬底层上表面正向保证

[发明专利]一种结势垒肖特基二极管-CN201910458056.4在审
发明人： 宋庆文;张玉明;汤晓燕;袁昊;张艺蒙;范鑫 -专利权人：西安电子科技大学
申请日： 2019-05-29 - 公布日： 2019-09-03 - 主分类号： H01L29/872 文献下载
摘要：本发明涉及一种结势垒肖特基二极管，自上而下依次包括阳极电极层、隔离介质层、N‑外延层、N+衬底层和阴极电极层，其中，在N‑外延层的上表面设置有P型离子注入区；相邻P型离子注入区的间距从N‑外延层的上表面中心至边缘呈减小趋势；并且P型离子注入区的深度从N‑外延层的上表面中心至边缘呈减小趋势。该结势垒肖特基二极管通过使相邻P型离子注入区的间距从器件中心至边缘呈减小趋势，且P型离子注入区深度从器件中心至边缘呈减小趋势，使得器件肖特基接触区的面积从中心至边缘逐渐减小，从而减小了器件中心处与边缘处的温度差，有效抑制了局部电迁移现象的发生，提高器件的可靠性。
减小外延层结势垒肖特基二极管器件中心上表面中心隔离介质层肖特基接触阳极电极层阴极电极层有效抑制逐渐减小边缘处衬底层电迁移上表面温度差

[发明专利]一种具有L型掩蔽层结构的碳化硅MOSFET器件-CN201910458095.4在审
发明人： 宋庆文;张玉明;白瑞杰;汤晓燕;袁昊;何艳静;何晓宁;韩超 -专利权人：陕西半导体先导技术中心有限公司
申请日： 2019-05-29 - 公布日： 2019-08-30 - 主分类号： H01L29/78 文献下载
摘要：本发明涉及一种具有L型掩蔽层结构的碳化硅MOSFET器件，包括从下至上依次设置的漏电极、N型掺杂衬底层、N型漂移区和P型基区，其中，所述P型基区上设置有P型源区和N型源区；所述P型基区的内部设置有槽栅结构，所述槽栅结构的底部延伸至所述N型漂移区的内部，所述槽栅结构的顶部延伸出所述P型基区的上表面；所述槽栅结构底部的拐角处设置有掩蔽层结构，所述掩蔽层结构对所述槽栅结构底部的拐角呈包裹状，且未与所述P型基区的下表面接触；所述P型源区和所述N型源区上设置有源电极；所述槽栅结构上设置有栅电极。本发明的碳化硅MOSFET器件，在槽栅结构底部设置了掩蔽层结构，提高了器件的击穿电压。
槽栅结构掩蔽层碳化硅MOSFET 击穿电压内部设置依次设置包裹状衬底层拐角处漏电极上表面下表面源电极栅电极拐角延伸

[发明专利]一种浮结型肖特基二极管及其制备方法-CN201910458071.9在审
发明人： 宋庆文;张玉明;汤晓燕;袁昊;吴勇;何艳静;韩超;刘钰康 -专利权人：西安电子科技大学芜湖研究院
申请日： 2019-05-29 - 公布日： 2019-08-30 - 主分类号： H01L29/872 文献下载
摘要：本发明涉及一种浮结型肖特基二极管，包括：衬底层1；外延层2，位于所述衬底层1上层；浮结区3，位于所述外延层2中间的矩形槽内；绝缘型多晶硅层4，位于所述浮结区3上层；沟槽5，位于所述绝缘型多晶硅层4上层；肖特基接触的阴极6，位于所述衬底层1下层；肖特基接触的阳极7，覆盖所述外延层2、所述绝缘型多晶硅层4和所述沟槽5。本发明提出的二极管，通过改善了浮结型肖特基二极管的工艺步骤，不需要二次生长外延层，同时，增大了器件击穿电压，减小了导通电阻，提升了功率优值，降低了工艺难度和成本。
外延层肖特基二极管多晶硅层衬底层绝缘型结型肖特基接触上层结区阴极器件击穿电压二极管阳极导通电阻二次生长工艺步骤工艺难度矩形槽减小下层制备覆盖