“姚佳欣”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果60个，建议您升级VIP下载更多相关专利

[发明专利]一种半导体器件及其制备方法-CN202310148527.8在审
发明人： 姚佳欣;曹磊;李庆坤;张青竹;殷华湘 -专利权人：中国科学院微电子研究所
申请日： 2023-02-14 - 公布日： 2023-10-03 - 主分类号： H01L29/78 文献下载
摘要：本申请提供一种半导体器件及其制备方法，在衬底表面的一侧外延生长超晶格叠层；刻蚀超晶格叠层，形成多个鳍片；在鳍片上沉积假栅；在刻蚀后鳍片的两端形成内侧墙；选择性刻蚀掺杂介质层，通过鳍片两侧剩余的掺杂介质层，对第二半导体层进行导电元素掺杂；去除鳍片两侧剩余的掺杂介质层；外延生长源漏极，刻蚀第一半导体层，实现第二半导体层纳米片的沟道释放，纳米片形成的叠层构成为多个导电沟道；形成环绕式栅极，环绕于纳米片堆叠层周围。从而本申请通过掺杂介质层对第二半导体层进行辅助掺杂后，再外延源漏形成缓冲区结构，从而能抑制源漏与沟道交叠区域带带隧穿漏电，降低了寄生沟道的影响，有效抑制了器件漏电，减轻了器件电学性能的退化。
一种半导体器件及其制备方法

[发明专利]一种半导体器件的制造方法及半导体器件-CN202310901540.6在审
发明人：殷华湘;张青竹;张亚东;姚佳欣 -专利权人：中国科学院微电子研究所
申请日： 2023-07-21 - 公布日： 2023-10-03 - 主分类号： H01L21/768 文献下载
摘要：本申请提供一种半导体器件的制造方法及半导体器件，在衬底上形成第一场效应晶体管，并在第一场效应晶体管上形成第一隔离层，在第一隔离层中形成第一通孔，并在第一通孔中沉积金属层，金属层可以作为电源分布供给网络，金属层与第一场效应晶体管电连接，这样，金属层可以向第一场效应晶体管供电，接着，在第一隔离层和金属层上形成第二隔离层，在第二隔离层上形成第二场效应晶体管，其中，第二场效应晶体管和第二隔离层中具有贯穿的第二通孔，第二通孔内填充金属材料形成第一接触塞，第一接触塞与金属层电连接，金属层可以向第二场效应晶体管供电，能够减小器件尺寸，提升了半导体器件的集成密度，减少工艺流程步骤，降低工艺难度。
一种半导体器件制造方法

[发明专利]一种半导体器件及其制备方法-CN202310142862.7在审
发明人： 姚佳欣;曹磊;李庆坤;张青竹;殷华湘 -专利权人：中国科学院微电子研究所
申请日： 2023-02-14 - 公布日： 2023-09-29 - 主分类号： H01L29/78 文献下载
摘要：本申请提供一种半导体器件及其制备方法，在衬底表面的一侧外延生长超晶格叠层；刻蚀形成多个鳍片；在鳍片上沉积假栅；淀积并刻蚀形成栅极第三侧墙，刻蚀鳍片两端至衬底表面，在刻蚀后鳍片的两端形成内侧墙；对第二半导体层进行导电元素掺杂和激活退火；外延生长源漏极，源漏极的材料为掺杂导电元素的半导体材料；去除假栅，刻蚀第一半导体层，实现第二半导体层纳米片的沟道释放，纳米片形成的叠层构成为多个导电沟道；形成环绕式栅极，环绕于纳米片堆叠层周围。本申请通过对第二半导体层进行掺杂后，再外延源漏形成缓冲区结构，从而能抑制源漏与沟道交叠区域带带隧穿漏电，降低了寄生沟道的影响，有效抑制了器件漏电，减轻了器件电学性能的退化。
一种半导体器件及其制备方法

[发明专利]一种半导体器件及制造方法-CN202310166065.2在审
发明人： 姚佳欣;魏延钊;殷华湘;张青竹 -专利权人：中国科学院微电子研究所
申请日： 2023-02-15 - 公布日： 2023-09-29 - 主分类号： H01L21/8234 文献下载
摘要：本申请提供一种半导体器件及制造方法，半导体器件包括衬底，衬底具有掺杂类型不同的第一掺杂区域和第二掺杂区域，第一掺杂区域上设置有堆叠的多个第一半导体层，多个第一半导体层之间具有第一间隙，第二掺杂区域上设置有堆叠的多个第二半导体层，多个第二半导体层之间具有第二间隙，在第一间隙中形成第一偶极子层，在第二间隙中形成依次包围第二半导体层的第一介质层、第二介质层和附着颗粒物，在第二间隙中进行退火处理，得到第二偶极子层，第二偶极子层和第一偶极子层的极性相反。能够避免由于第二间隙的空间受限导致填充不均匀，附着颗粒物在第二间隙中的填充效果更好，能够实现多阈值集成，提高器件性能。
一种半导体器件制造方法

[发明专利]一种半导体器件及制造方法-CN202310147038.0在审
发明人： 姚佳欣;魏延钊;殷华湘;张青竹 -专利权人：中国科学院微电子研究所
申请日： 2023-02-15 - 公布日： 2023-09-29 - 主分类号： H01L21/8234 文献下载
摘要：本申请提供一种半导体器件及制造方法，半导体器件包括衬底，衬底具有掺杂类型不同的第一掺杂区域和第二掺杂区域，第一掺杂区域上设置有堆叠的多个第一半导体层，多个第一半导体层之间具有第一间隙，第二掺杂区域上设置有堆叠的多个第二半导体层，多个第二半导体层之间具有第二间隙，在第一间隙中形成第一偶极子层，在第二间隙中形成第二偶极子层，第二偶极子层和第一偶极子层的极性相反，在第一间隙中和第二间隙中形成金属栅结构。由于位于第一掺杂区域的第一偶极子层的极性，与位于第二掺杂区域的第二偶极子层的极性相反，在第一掺杂区域和第二掺杂区域可以形成不同的器件阈值，实现多阈值集成，可以精确调控半导体器件阈值，提高器件性能。
一种半导体器件制造方法

[发明专利]一种半导体器件的制备方法及半导体器件-CN202110232775.1有效
发明人：张青竹;殷华湘;曹磊;张兆浩;顾杰;田佳佳;李俊杰;姚佳欣;李永亮;张永奎;吴振华;赵鸿滨;罗军;王文武;屠海令;叶甜春 -专利权人：中国科学院微电子研究所
申请日： 2021-03-03 - 公布日： 2023-09-19 - 主分类号： H01L29/78 文献下载
摘要：本发明涉及一种半导体器件及其制备方法，半导体器件的纳米片堆栈部包括：纳米片形成的叠层及位于相邻纳米片之间的支撑结构，支撑结构是由第一半导体形成的，纳米片是由第二半导体形成的，支撑结构的宽度小于纳米片的宽度；环绕式栅极，其环绕于纳米堆栈部周围；本发明半导体器件在纳米片的沟道释放过程中保留了部分牺牲层作为器件支撑结构，可在基本不影响器件亚阈值特性的情况下，大幅增加驱动电流；可维持源漏施加应力，提升器件迁移率；减小器件制备复杂度和电学特性波动性；通过和衬底的连接可以增加导电沟道散热，改善自热效应；通过调节支撑结构的宽度和高度调节器件阈值，工艺上也低了高K介质层和金属栅极的填充要求，有利于实现多阈值调控。
一种半导体器件制备方法

[发明专利]一种混合集成的SRAM存储单元结构及制备方法-CN202310356058.9在审
发明人：殷华湘;张学祥;姚佳欣 -专利权人：中国科学院微电子研究所
申请日： 2023-04-04 - 公布日： 2023-08-15 - 主分类号： H10B12/00 文献下载
摘要：本发明涉及一种混合集成的SRAM存储单元结构及制备方法。本发明通过选择部分区域不进行沟道释放和其余区域进行沟道释放，以在不同位置分别形成驱动电流更大FinFET结构和驱动电流更小的GAAFET，由此实现GAAFET与FinFET混合集成，在进行晶体管比例设计时不会导致电路面积增大，更利于集成密度的进一步提升。
一种混合集成 sram 存储单元结构制备方法

[发明专利]一种富集路易斯酸位点的Co3-CN202310345562.9在审
发明人： 姚佳欣;王贵领;赵婧;殷金玲;温青;李峻青 -专利权人：黑龙江哈船碳材料科技有限公司;哈尔滨工程大学
申请日： 2023-04-03 - 公布日： 2023-07-04 - 主分类号： C25B11/077 文献下载
摘要：本发明提供了一种富集路易斯酸位点的Co3O4/Ni阵列电极及其制备方法与应用，涉及电催化剂技术领域。本发明采用水热‑热解两步法制备出富集路易斯酸位点的Co3O4/Ni阵列电极，该电极能够显著提高电还原硝酸盐合成氨的性能。本发明的电极在氢氧化钠电解液中表现出128.70mgh‑1cm‑2的合成氨产率和95.31％的法拉第效率(FE)，以及1623.17mAcm‑2的合成氨有效电流密度。本发明的电极具有制备流程可控，操作简便等优点，路易斯酸位点的引入和自支撑的阵列构型显著提高了催化过程中的硝酸盐吸附活化能力、物质传输和电子传输能力以及长时间稳定性，为储氢材料的研发以及低碳能源的开发提供保障，为合成氨的工业化应用具有重要意义。
一种富集路易斯酸位点 co base sub

[发明专利]一种半导体器件及其制造方法-CN202310157389.X在审
发明人：殷华湘;赵朋;吴振华;张青竹;姚佳欣 -专利权人：中国科学院微电子研究所
申请日： 2023-02-23 - 公布日： 2023-06-23 - 主分类号： H01L29/10 文献下载
摘要：本申请提供一种半导体器件及其制造方法，包括衬底和设置于衬底一侧的源极、漏极和沟道结构，衬底包括底部鳍片结构，沿着第一方向，底部栅极设置于底部鳍片结构的两侧，底部栅极沿着垂直于衬底所在平面的方向进行延伸并和顶部栅极连接，也就是说，通过在底部鳍片结构周围设置底部栅极，实现利用底部栅极对底部鳍片结构的导电控制，既可以增大半导体器件在开态时的导电电流，也可以降低半导体器件在闭态时的漏电流，此外，由于顶部栅极和底部栅极连接，沟道结构中的热量可以利用顶部栅极和底部栅极传导至衬底中，增强半导体器件的散热效果，提高最终制造得到的半导体器件的性能。
一种半导体器件及其制造方法

[发明专利]半导体器件及其制备方法-CN202211557870.X在审
发明人：殷华湘;魏延钊;姚佳欣 -专利权人：中国科学院微电子研究所
申请日： 2022-12-06 - 公布日： 2023-05-12 - 主分类号： H01L29/423 文献下载
摘要：本发明属于半导体技术领域，具体涉及一种半导体器件及其制备方法。本发明设计的半导体器件包含衬底，位于衬底上方的界面层，自界面层外侧环绕设置的高k介质层，高k介质层的材质具备如下化学式：AxB1‑xOy；其中，元素A选自Hf、Si中任意一种，元素B选自Al、La、Co、Cr、Mn、Ti、Ta、Zr、Y、Sc中任意一种，且x取值0～1，y为零以外的任意自然数；元素A的含量在高k介质层中自远离界面层顶面的方向逐渐减少；元素B的含量在高k介质层中自远离界面层顶面的方向逐渐增加。通过元素A、元素B在高k介质层中的含量互补，以及各自的含量梯度分布方式，有利于促使界面层处的氧原子向高k介质扩散，并以此来减小界面态缺陷。本发明设计的GAA‑FET晶体管，其漏电最高能降低5个数量级，并实现PMOS、NMOS阈值电压调控范围在±300mV之间，可以满足更低漏电需求，且不会造成器件性能的退化。
半导体器件及其制备方法

[发明专利]一种半导体器件及其制造方法-CN202211490576.1在审
发明人：张青竹;殷华湘;李恋恋;姚佳欣;曹磊;张亚东;许高博;张兆浩;刘阳;韩燕楚 -专利权人：中国科学院微电子研究所
申请日： 2022-11-25 - 公布日： 2023-04-28 - 主分类号： H01L29/78 文献下载
摘要：本申请实施例提供了一种半导体器件及其制造方法，半导体器件包括衬底，设置于衬底一侧的源极，漏极和沟道结构，沟道结构位于源极和漏极之间，沟道结构包括多个纳米片形成的叠层，栅极，栅极环绕纳米片，空腔，空腔至少位于沟道结构和衬底之间，空腔由沟道结构、源极、漏极和衬底围绕形成，也就是说，沟道结构、源极和漏极下方为空腔，没有接触的膜层，构成了全浮空结构，可以大幅改善半导体器件的栅控性能，减小半导体器件亚阈值摆幅、降低漏电流和寄生电容，增加驱动电流，提高半导体器件的性能。
一种半导体器件及其制造方法

[发明专利]一种半导体器件及其制造方法-CN202211497854.6在审
发明人：张青竹;殷华湘;曹磊;李恋恋;刘阳;姚佳欣;张亚东;许高博;张兆浩;韩燕楚 -专利权人：中国科学院微电子研究所
申请日： 2022-11-25 - 公布日： 2023-04-21 - 主分类号： H01L29/78 文献下载
摘要：本申请实施例提供了一种半导体器件及其制造方法，半导体器件包括衬底，设置于衬底一侧的源极，漏极和沟道结构，沟道结构位于源极和漏极之间，沟道结构包括多个纳米片形成的叠层，栅极，栅极环绕纳米片，空腔，空腔分别设置于栅极和源极或漏极之间，空腔由栅极、源极或漏极和纳米片围绕形成，也就是说，在栅极和源极或漏极之间形成空腔，即在栅极的侧壁形成空气内侧墙，避免在栅极的侧壁形成由其他材料构成的内侧墙的影响，能够避免由于内侧墙是其他材料导致的寄生电容增加的问题，大幅降低器件的寄生电容，提高半导体器件的工作速度。
一种半导体器件及其制造方法

[发明专利]一种堆叠纳米片GAA-FET器件及其制作方法-CN202211520310.7在审
发明人： 姚佳欣;魏延钊;张青竹;殷华湘 -专利权人：中国科学院微电子研究所
申请日： 2022-11-30 - 公布日： 2023-04-04 - 主分类号： H01L21/336 文献下载
摘要：本申请提供一种堆叠纳米片GAA‑FET器件及其制作方法，在衬底上形成第一半导体层和第二半导体层交替层叠的堆叠层；刻蚀堆叠层形成鳍；从外向内刻蚀第一半导体层两端的部分区域，在第一半导体层两端形成第二侧墙；去除第一半导体层释放纳米片沟道，第二半导体层作为沟道；横向刻蚀第二侧墙和沟道区的交叠区域形成空隙；在空隙中形成界面氧化层，以及交替层叠的第一高k介质层和第二高k介质层，直至将空隙完全填充，环绕沟道形成界面氧化层和第三高k介质层，并形成包围沟道的金属栅。形成第一高k介质层和第二高k介质层的超叠层结构，最大程度的抑制电场向源漏区和沟道的交叠区域传导，减弱交叠区域的电场强度，抑制带带隧穿漏电，避免器件关态漏电。
一种堆叠纳米 gaa fet 器件及其制作方法

[发明专利]一种光电探测器及其制造方法-CN202211491362.6在审
发明人：张青竹;韩燕楚;刘阳;曹磊;姚佳欣;张亚东;桑冠荞;张兆浩;殷华湘 -专利权人：中国科学院微电子研究所
申请日： 2022-11-25 - 公布日： 2023-03-21 - 主分类号： H01L31/028 文献下载
摘要：本申请提供一种光电探测器及其制造方法，在目标衬底上形成有多层光电探测膜层，光电探测膜层包括依次层叠的第一类型掺杂的第一膜层、第二膜层和第二类型掺杂的第三膜层，第一类型掺杂和第二类型掺杂中的其中一个为P型掺杂，另一个为N型掺杂，也就是说，第一类型掺杂的第一膜层、第二膜层和第二类型掺杂的第三膜层构成了一个基于硅锗/硅异质结的光电探测膜层，即构成了一个光电探测单元，能够实现光电转化，多层光电探测膜层重复交叠，即多个光电探测单元的垂直串联，能够直接提高光电探测器的光电转化效率，并且不同数量的光电探测膜层也能对应不同的光生电动势，实现对于光电探测器光生电动势的调控需求。
一种光电探测器及其制造方法

[发明专利]半导体器件及其制备方法-CN202211549643.2在审
发明人：殷华湘;姚佳欣;魏延钊 -专利权人：中国科学院微电子研究所
申请日： 2022-12-05 - 公布日： 2023-03-14 - 主分类号： H01L27/088 文献下载
摘要：本发明属于半导体技术领域，具体涉及一种半导体器件及其制备方法。本发明设计的半导体器件包含衬底，位于衬底上方的NMOS区和PMOS区；其中，NMOS区包含第一NMOS区与第二NMOS区，第一NMOS区包含第一纳米片阵列，第二NMOS区包含第二纳米片阵列；PMOS区包含第一PMOS区与第二PMOS区，第一PMOS区包含第三纳米片阵列，第二PMOS区包含第四纳米片阵列；且第一纳米片阵列、第二纳米片阵列、第三纳米片阵列、第四纳米片阵列中每个纳米片沟道的外侧分别环绕有栅极电介质层，该栅极电介质层包含界面层，且该栅极电介质层还包含依次覆盖界面层的第一高k介质层、第二高k介质层与第三高k介质层；或者该栅极电介质层还包含依次覆盖界面层的第三高k介质层、第二高k介质层与第一高k介质层；其中，第一高k介质层与第三高k介质层的极性不同，第一高k介质层与第二高k介质层形成的电偶极子电场与第三高k介质层与第二高k介质层形成的电偶极子电场不同，在退火后改变IL中Si‑O极性强度，以此来实现器件不同位置的阈值调控。
半导体器件及其制备方法

1
2
3
4
下一页»
尾页
共 60 条