“卡洛斯·马祖拉”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果17个，建议您升级VIP下载更多相关专利

[发明专利]用于浮体单元的互补FET注入-CN201380024974.7有效
发明人： F·霍夫曼;理查德·费朗;卡洛斯·马祖拉 -专利权人：索泰克公司
申请日： 2013-05-08 - 公布日： 2017-10-31 - 主分类号： H01L27/12 文献下载
摘要：本发明涉及一种浮体存储单元(100)，该浮体存储单元(1000)包括第一MOS晶体管(1100)和第二MOS晶体管(1200)，其中至少第二MOS晶体管具有浮体(1204)；其特征在于，第一MOS晶体管和第二MOS晶体管被构造成，电荷能够通过第一MOS晶体管向/从第二MOS晶体管的浮体移动。
用于单元互补 fet 注入

[发明专利]用于制造半导体衬底的方法-CN201110082594.1有效
发明人： 卡洛斯·马祖拉;康斯坦丁·布德尔;理查德·费朗;比什-因·阮 -专利权人：硅绝缘体技术有限公司
申请日： 2011-04-01 - 公布日： 2015-11-18 - 主分类号： H01L21/762 文献下载
摘要：本发明涉及一种用于制造半导体衬底的方法，特别是用于制造绝缘体上半导体衬底的方法，该方法包括以下步骤：a)提供施主衬底和操作衬底；b)在操作衬底中、特别是在操作衬底内部形成一个或更多个掺杂区域的图案；以及c)特别地通过键合将施主衬底与操作衬底接合起来以获得施主-操作混合物。
用于制造半导体衬底方法

[发明专利]应变层的松弛-CN201310012880.X有效
发明人：法布里斯·勒泰特;卡洛斯·马祖拉;迈克尔·R·卡梅斯;梅尔文·B·麦克劳林;内森·F·加的纳 -专利权人：硅绝缘体技术有限公司
申请日： 2009-08-06 - 公布日： 2013-05-29 - 主分类号： H01L21/20 文献下载
摘要：应变层的松弛。本发明涉及一种用于松弛应变材料层的方法，该方法包括以下步骤：在籽晶衬底上生长所述应变材料层；在所述应变材料层的一面上沉积第一低粘度层；通过所述第一低粘度层将所述应变材料层粘合到第一衬底，并且将所述应变材料层从所述籽晶衬底分离；在所述应变材料层的另一面上沉积第二低粘度层；在热处理步骤之前将第二衬底粘合到所述第二低粘度层，以形成夹层结构；使所述夹层结构经受热处理，使得造成所述第一低粘度层和所述第二低粘度层的回流，由此至少部分地松弛所述应变材料层。
应变松弛

[发明专利]用于制造半导体器件的多层结构和工艺-CN201210057529.8有效
发明人：比什-因·阮;卡洛斯·马祖拉;理查德·费朗 -专利权人：索泰克公司
申请日： 2012-03-06 - 公布日： 2012-09-19 - 主分类号： H01L21/02 文献下载
摘要：本发明公开了一种用于制造半导体器件的多层结构和工艺。本发明的方法包括：提供绝缘体上硅SOI堆叠，该SOI堆叠包括衬底层、在衬底层上的第一氧化物层和在第一氧化物层(BOX层)上的硅层；形成SOI堆叠的至少一个第一区域，其中通过热氧化硅层的一部分来薄化硅层；以及形成SOI堆叠的至少一个第二区域，其中通过退火来薄化第一氧化物层(BOX层)。
用于制造半导体器件多层结构工艺

[发明专利]多层晶片中的沟槽结构-CN201110117188.4无效
发明人：康斯坦丁·布德尔;卡洛斯·马祖拉 -专利权人：硅绝缘体技术有限公司
申请日： 2011-05-06 - 公布日： 2011-11-30 - 主分类号： H01L21/762 文献下载
摘要：本发明涉及一种多层晶片中的沟槽结构，以及在多层晶片中制造该沟槽结构的方法，所述多层晶片包含衬底、位于衬底上的氧化物层和位于氧化物层上的半导体层，所述方法包括以下步骤：穿过半导体层和氧化物层形成沟槽并延伸至衬底中，并对所形成的沟槽进行退火处理，以使在所述沟槽的内表面处，所述半导体层的部分材料在所述氧化物层在沟槽内表面处露出的部分的至少一部分上流动。
多层晶片中的沟槽结构

[发明专利]包含绝缘体上硅结构体中的场效应晶体管的半导体器件-CN201110099463.4有效
发明人： 卡洛斯·马祖拉;理查德·费朗;比什-因·阮 -专利权人：硅绝缘体技术有限公司
申请日： 2011-04-20 - 公布日： 2011-11-09 - 主分类号： H01L27/12 文献下载
摘要：本发明涉及一种包含绝缘体上硅结构体中的场效应晶体管的半导体器件，所述半导体器件包含绝缘体上半导体SeOI结构体，所述结构体含有基片、所述基片上的氧化物层和所述氧化物层上的半导体层；所述半导体器件还包含场效应晶体管FET，其中所述FET包含所述基片中的通道区；作为所述SeOI结构体的所述氧化物层的至少一部分的电介质；和至少部分地作为所述SeOI结构体的半导体层的第一部分的栅。
包含绝缘体结构中的场效应晶体管半导体器件

[发明专利]沟道穿过埋入介电层的存储单元-CN201010625058.7有效
发明人： 卡洛斯·马祖拉;理查德·费朗 -专利权人：硅绝缘体技术有限公司
申请日： 2010-12-10 - 公布日： 2011-09-14 - 主分类号： H01L27/12 文献下载
摘要：本发明的第一方面涉及一种存储单元，该存储单元包括：绝缘体上半导体基板，其包括通过绝缘层BOX与底部基板间隔开的半导体材料的薄层；FET晶体管，其包括源区S和漏区D、内有沟槽的沟道C，以及位于该沟槽中的栅区G，其中，该源区和该漏区至少基本上被布置在该绝缘体上半导体基板的该薄层内，其特征在于，该沟槽沿该底部基板的深度方向延伸超过该绝缘层BOX，并且该沟道至少基本上在该绝缘层下方在该源区和该漏区之间延伸。本发明还涉及一种包括多个根据本发明第一方面的多个存储单元的存储阵列，还涉及一种制造上述存储单元的制造工艺。
沟道穿过埋入介电层存储单元

[发明专利]具有贯穿隐埋绝缘层的区域间触点的器件及其制造方法-CN201110038036.5有效
发明人： 卡洛斯·马祖拉;理查德·费朗 -专利权人：硅绝缘体技术有限公司
申请日： 2011-01-12 - 公布日： 2011-09-14 - 主分类号： H01L27/12 文献下载
摘要：根据第一方面，本发明涉及一种制备在绝缘体上半导体衬底上的半导体器件，该绝缘体上半导体衬底包括依靠隐埋绝缘层(3，BOX)与基础衬底(2)隔离的半导体材料薄层(1)，所述器件包括在所述薄层中的第一导电区域(4，D1，S，E)以及在所述基础衬底中的第二导电区域(5，BL，SL，IL)，并且其特征在于，触点(I1，I2，IN，IP)贯穿所述绝缘层而将第一区域连接到第二区域。根据第二方面，本发明涉及一种用于制造根据其第一方面所述的半导体器件的方法。
具有贯穿绝缘区域触点器件及其制造方法

[发明专利]用于比较SeOI上的内容寻址存储器中数据的装置-CN201010625007.4有效
发明人： 卡洛斯·马祖拉;理查德·费朗 -专利权人：硅绝缘体技术有限公司
申请日： 2010-12-10 - 公布日： 2011-08-03 - 主分类号： G11C15/04 文献下载
摘要：本发明涉及一种用于比较SeOI上的内容寻址存储器中的数据的装置，其包括：存储器单元，其由存储数据比特的第一晶体管和存储数据比特的补码的第二晶体管组成，晶体管被制造在绝缘体上半导体衬底上且每个晶体管都具有可被控制以截止该晶体管的前控制栅极和后控制栅极；比较电路，其被配置为：通过向每个晶体管的前控制栅极施加标定读电压，同时控制每个晶体管的后控制栅极，使得一个晶体管具有提出的比特，另一个晶体管具有提出比特的补码，以在所提出的比特和存储的比特一致的情况下截止所述晶体管中的导通晶体管，从而在读模式下操作第一和第二晶体管；和检测在连接到每个晶体管的源极的源极线上是否存在电流以指示提出的比特和存储的比特是否相同。
用于比较 seoi 内容寻址存储器数据装置

[发明专利]应变层的松弛-CN200980130308.5有效
发明人：法布里斯·勒泰特;卡洛斯·马祖拉;迈克尔·R·卡梅斯;梅尔文·B·麦克劳林;内森·F·加的纳 -专利权人：硅绝缘体技术有限公司
申请日： 2009-08-06 - 公布日： 2011-06-29 - 主分类号： H01L21/324 文献下载
摘要：本发明涉及一种用于松弛应变材料层的方法，该方法包括以下步骤：在所述应变材料层上淀积包括第一柔性材料的第一低粘度层；在所述应变材料层上淀积包括第二柔性材料的第二低粘度层，以形成第一夹层结构；以及使所述第一夹层结构经受热处理，使得造成所述第一低粘度层和所述第二低粘度层的回流，由此至少部分地松弛所述应变材料层。
应变松弛

[发明专利]具有高电阻率性质的低成本基材及其制造方法-CN200980115135.X有效
发明人： 卡洛斯·马祖拉;比什-因·阮 -专利权人：硅绝缘体技术有限公司
申请日： 2009-05-21 - 公布日： 2011-04-13 - 主分类号： H01L21/20 文献下载
摘要：在一个实施方式中，本发明提供的基材构造为使得在其顶层中制造的装置与在标准的高电阻率基材中制造的相同装置具有类似的性质。本发明的基材包括具有标准电阻率的支持体、布置在所述支持体基材上的具有优选为大于约1000Ohm-cm的高电阻率的半导体层、布置在所述高电阻率层上的绝缘层和布置在所述绝缘层上的顶层。本发明也提供制造所述基材的方法。
具有电阻率性质低成本基材及其制造方法

[发明专利]薄膜制造方法-CN200680024450.8在审
发明人：塞西尔·奥尔内特;伊恩·凯雷佛尔克;卡洛斯·马祖拉 -专利权人：硅绝缘体技术有限公司
申请日： 2006-07-06 - 公布日： 2008-07-02 - 主分类号： H01L21/762 文献下载
摘要：本发明提供了薄膜制造方法。本发明涉及从初始晶片制造要应用于电子、光子或光电子的薄膜的方法，该方法包括通过所述晶片的其中一个表面植入原子核种的步骤，该方法包括以下阶段：(a)形成围绕所述晶片的外周的确定高度的台阶，所述晶片在所述台阶处的平均厚度小于所述晶片的其他部分的平均厚度；(b)使所述台阶免于被植入原子核种；以及(c)通过所述晶片的具有所述台阶的表面植入原子核种，从而以确定的植入深度形成植入区，所述薄膜在一侧由所述晶片的所述植入表面确定，而在另一侧由所述植入区确定。本发明还涉及通过所述方法获得的晶片。
薄膜制造方法

[发明专利]完全混合式SOI型多层结构-CN200580049268.3无效
发明人：法布里斯·勒泰特;卡洛斯·马祖拉 -专利权人：硅绝缘体技术有限公司
申请日： 2005-03-29 - 公布日： 2008-03-19 - 主分类号： H01L21/20 文献下载
摘要：本发明提供一种完全混合式SOI型多层结构。该SOI型多层结构(105)包括支撑层(101)、至少两个具有不同晶体取向的工作层(103，104)、在所述支撑层(101)的至少一部分上延伸的绝缘层(102)，该SOI型多层结构的特征在于，所述绝缘层(102)在所述支撑层(101)的整个表面上延伸，从而在所述支撑层(101)与所述工作层(103，104)之间延伸。还提供了一种用于制造该结构(105)的方法。
完全混合式 soi 多层结构

[发明专利]直接接合电子学、光学或光电子学使用的两个基板的方法-CN200710109053.7有效
发明人：奥利维尔·雷萨克;康斯坦丁·布德尔;卡洛斯·马祖拉 -专利权人：硅绝缘体技术有限公司
申请日： 2007-06-15 - 公布日： 2008-01-16 - 主分类号： H01L21/00 文献下载
摘要：本发明涉及一种直接接合用在电子学、光学或光电子学中的两个基板(1、2)的正面(11、21)的方法，所述两个基板中的至少一个基板包括在该基板的正面(11、21)上或在该正面附近延伸的半导体材料层(1、13、2、20、23)。所述方法的特征在于其包括以下步骤：至少使所述包括半导体的基板的所述正面(11、21)、或者如果所述两个基板都包括半导体的话则使所述两个基板的所述正面(11、21)中的至少一个正面，在包含氢气和/或氩气的气体环境中在900℃至1200℃范围内的温度下进行持续时间至少为30秒的接合前预备热处理；以及将所述用于接合在一起的两个基板(1、2)的各自的正面(11、21)直接接合在一起。
直接接合电子学光学使用两个方法

[发明专利]重复利用衬底的方法-CN200510112843.1有效
发明人：法布里斯·勒泰特;克里斯托夫·马勒维尔;蒂博·莫里斯;卡洛斯·马祖拉;弗雷德里克·梅特拉尔 -专利权人：硅绝缘体技术有限公司
申请日： 2003-12-05 - 公布日： 2006-06-07 - 主分类号： H01L21/304 文献下载
摘要：本发明涉及一种用于重复利用由于注入处理而在表面具有残留物并具有剥离形貌的衬底的方法。该方法包括从衬底上将残留物切断到基本等于剥离形貌的水平高度，以在衬底上获得基本均匀的平坦表面；以及抛光衬底的整个表面，以消除缺陷并制备能与另一个衬底进行分子焊接的表面。
重复利用衬底方法

1
2
下一页»
尾页
共 17 条