专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果24个,建议您升级VIP下载更多相关专利
  • [发明专利]一种超结碳化硅NPN型三极管及其制备方法-CN202311115042.5在审
  • 傅信强;周理明;王毅 - 扬州扬杰电子科技股份有限公司
  • 2023-08-31 - 2023-10-24 - H01L21/331
  • 一种超结碳化硅NPN型三极管及其制备方法。涉及半导体技术领域。本发明与传统SiC BJT相比,增益系数从150提升到160@Ic=100mA、Vce=10V;耐压BVcbo从1200V提升到2200V@Ic=100mA。原因是在承担耐压时,P柱以及P柱间的N‑漂移区可以充分耗尽,在整个漂移区被完全耗尽后就相当于一个本征层,因此器件反向耐压时,漂移区内部即存在纵向电场,也存在着横向电场。当所加漏电压达到碳化硅的临界击穿电场强度时,器件就会发生雪崩击穿。在两个柱区满足电荷平衡的条件下,超结能够承担的击穿电压与柱区的厚度成正比。另外发射结正偏、集电结反偏时,发射极发射的电流除了同样可以穿越基区到达集电区外,两端的P柱也因为极电结反偏将P柱中的少数电子移动到集电区中,起到提高增益系数的作用。
  • 一种碳化硅npn三极管及其制备方法
  • [实用新型]刻蚀自终止的GaN HEMT器件结构-CN202320871879.1有效
  • 代书雨;周理明;徐峰;傅信强;王毅 - 扬州扬杰电子科技股份有限公司
  • 2023-04-19 - 2023-07-28 - H01L21/335
  • 刻蚀自终止的GaN HEMT器件结构,涉及半导体技术领域。包括从下而上依次连接的衬底、AlN间隔层、Al组分渐变缓冲AlGaN层、掺C高阻GaN层、GaN沟道层、AlN插入层、多层AlGaN势垒层和隔离层;所述GaN沟道层和多层AlGaN势垒层之间,位于D极欧姆接触金属、S极欧姆接触金属外侧设有ISO隔离区;所述多层AlGaN势垒层上设有位于隔离层内的掺Mg P‑GaN盖帽层;所述掺Mg P‑GaN盖帽层的顶部设有与之相连,并位于隔离层内的G电极肖特基接触金属;本实用新型避免了因为AlGaN势垒层过刻,导致器件在高频下动态电阻相比静态电阻比值大,造成严重的高频电流崩塌效应。
  • 刻蚀终止ganhemt器件结构
  • [实用新型]高集成度增强型GaN-HEMT-CN202320733516.1有效
  • 傅信强;代书雨;王毅 - 扬州扬杰电子科技股份有限公司
  • 2023-04-06 - 2023-07-21 - H01L29/06
  • 高集成度增强型GaN‑HEMT。涉及半导体器件。本实用新型通过优化GaNHEMT的外延生长方法以及后续制备工艺,实现制备相同耐压,更小尺寸GaNHEMT器件或相同尺寸,更高耐压的目的。通过在高阻的氮化镓耐压层上生长规则排布的的AlN层作为凸台,后续在此凸台基础上生成均匀厚度的GaN沟道层和AlGaN势垒层,使用台阶仪检测AlGaN势垒层高点Z方向高度Z0,此时对外延片进行填充重掺杂的多晶硅,再使用平坦工艺刻蚀刻蚀到之前记录的Z0高度处,再继续生长P型GaN帽层,后续进行栅极区域的刻蚀,并制备肖特基金属、再在漏源区域制备欧姆金属,实现在相同的耐压下、大大缩减器件尺寸的目的。
  • 集成度增强ganhemt
  • [发明专利]一种高功率密度的增强型GaN-HEMT制备方法-CN202310357525.X在审
  • 傅信强;代书雨;王毅 - 扬州扬杰电子科技股份有限公司
  • 2023-04-06 - 2023-06-06 - H01L21/335
  • 一种高功率密度的增强型GaN‑HEMT制备方法。涉及半导体器件。本发明通过优化GaNHEMT的外延生长方法以及后续制备工艺,实现制备相同耐压,更小尺寸GaNHEMT器件或相同尺寸,更高耐压的目的。通过在高阻的氮化镓耐压层上生长规则排布的的AlN层作为凸台,后续在此凸台基础上生成均匀厚度的GaN沟道层和AlGaN势垒层,使用台阶仪检测AlGaN势垒层高点Z方向高度Z0,此时对外延片进行填充重掺杂的多晶硅,再使用平坦工艺刻蚀刻蚀到之前记录的Z0高度处,再继续生长P型GaN帽层,后续进行栅极区域的刻蚀,并制备肖特基金属、再在漏源区域制备欧姆金属,实现在相同的耐压下、大大缩减器件尺寸的目的。
  • 一种功率密度增强ganhemt制备方法
  • [发明专利]一种防止AlGaN过刻蚀的GaN-HEMT器件的制备方法-CN202310416018.9在审
  • 代书雨;傅信强;周理明;徐峰;王毅 - 扬州扬杰电子科技股份有限公司
  • 2023-04-19 - 2023-06-06 - H01L21/335
  • 一种防止AlGaN过刻蚀的GaN‑HEMT器件的制备方法,包括以下步骤:S100,在衬底上依次制备AlN间隔层、Al组分渐变缓冲AlGaN层和掺C高阻GaN层;S200,在掺C高阻GaN层上依次制备GaN沟道层、AlN插入层和AlGaN势垒层;S300,在AlGaN势垒层上依次制备AlN阻挡层和掺Mg P‑GaN盖帽层;S400,在外延片上对栅极区域外进行掺Mg P‑GaN盖帽层刻蚀并沉积隔离层;S500,对外延片上无源区进行ISO隔离;S600,在外延片上制备D极欧姆接触金属、S极欧姆接触金属;S700,在外延片上制备G电极肖特基接触金属和G极Pad金属;S800,在外延片上制备S极场板,G、S、D极Pad金属;S900,在外延片上制备钝化层和G、S、D极Pad开窗。本发明避免了造成严重的高频电流崩塌效应。
  • 一种防止algan刻蚀ganhemt器件制备方法
  • [实用新型]GaN HEMT低功耗模块-CN202222574542.2有效
  • 傅信强;郑忠庆;王毅 - 扬州扬杰电子科技股份有限公司
  • 2022-09-28 - 2023-01-06 - H01L25/16
  • GaN HEMT低功耗模块。涉及半导体器件。包括:框架本体;e‑GaN HEMT,所述e‑GaN HEMT固定设置在框架上,其漏极连接在框架本体上,其两源极分别与相应的引脚连接;GaN SBD,所述GaN SBD固定设置在框架上,其阳极端连接到框架本体上,阴极端连接到e‑GaN HEMT的源极实现与e‑GaN HEMT并联;监控器一,所述监控器一固定设置在框架上,其两监控端分别连接GaN SBD的两端,监测GaN SBD和e‑GaN HEMT并联回路的电压;电容,所述电容固定设置在框架上,将所述电容的高压端通过铝线连接到电荷泵的输出端,电容的低压端连接到框架本体上;本实用新型拥有更大的框架PAD面积用于合封,并且散热更好。
  • ganhemt功耗模块
  • [实用新型]一种新型Si基GaN凹槽栅型垂直导电器件-CN202221629766.2有效
  • 代书雨;傅信强;叶士杰;檀称进;王毅 - 扬州扬杰电子科技股份有限公司
  • 2022-06-28 - 2022-10-21 - H01L29/778
  • 一种新型Si基GaN凹槽栅型垂直导电器件。涉及一种半导体器件,尤其涉及一种新型Si基GaN凹槽栅型垂直导电器件。包括从下而上依次连接的源电极、Si衬底、缓冲层、GaN本征层和AlGaN势垒层;所述漏电极位于器件的端部,从上而下通过AlGaN势垒层后,伸入GaN本征层;器件的中部设有从AlGaN势垒层延伸至衬底的U型槽;所述U型槽内设有SiO2薄膜;所述SiO2薄膜与U型槽的内侧壁之间从下而上依次设有P型Si和N型Si;所述SiO2薄膜的中部设有多晶硅。本实用新型具有以下优点:将器件源极置于底部,节约了芯片表面源极PAD区域面积;避免了目前主流的P‑GaN增强型器件刻蚀引起的界面态问题和高频电流崩塌效应,从而推动Si基GaN HEMT在电力电子领域的发展和应用。
  • 一种新型sigan凹槽垂直导电器件
  • [实用新型]稳定型碳化硅二极管器件-CN202221318465.8有效
  • 赵耀;刘圣前;杨程;原江伟;傅信强;陈鸿骏;王毅 - 扬州扬杰电子科技股份有限公司
  • 2022-05-30 - 2022-10-04 - H01L29/861
  • 稳定型碳化硅二极管器件。涉及半导体器件技术领域,尤其涉及稳定型碳化硅二极管器件。包括导电底板,所述导电框架呈板状,底部设有向下延伸的第一引脚;第二引脚,所述第二引脚间隔设置在所述第一引脚的一侧;第三引脚,所述第三引脚间隔设置在所述第一引脚的另一侧;FRD芯片,所述FRD芯片键合设置在所述导电底板上,与所述第二引脚电性连接;和SIC芯片,所述SIC芯片键合设置在所述导电底板上,位于所述FRD芯片的侧部,与所述第三引脚电性连接。与传统的引线键合技术相比,芯片键合处接触面积翻倍,优点是:正向通流能力和正向浪涌能力提升。
  • 稳定碳化硅二极管器件
  • [发明专利]一种利用TVS管漏电进行测试的方法-CN202210484843.8在审
  • 原江伟;傅信强;王毅 - 扬州扬杰电子科技股份有限公司
  • 2022-05-06 - 2022-07-29 - G01R31/26
  • 一种利用TVS管漏电进行测试的方法。涉及一种半导体加工技术领域。包括以下步骤:步骤A:将双向TVS二极管放置在控制炉中;步骤B:设置控制炉的初始温度值、结束温度值和步进温度值;并将控制炉与信号发生器连接,通过信号发生器将控制炉升至的温度数值向功率器件测试仪传输;步骤C:在功率器件测试仪中设置漏电IR测试参数;步骤D:启动功率器件测试仪,获取温度T和漏电IR的对应关系,并转换成对应函数;步骤E:将N‑MOS器件、电阻、电压源、电流表和双向TVS二极管串联形成加热回路;本发明可查看器件的壳温和环境温度,通过耗散功率公式:P=(Tj‑Ta)/Rth,P=(Tj‑Tc)/Rth即可分别计算出芯片结到壳的热阻和芯片结到环境的热阻。
  • 一种利用tvs漏电进行测试方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top