专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果25个,建议您升级VIP下载更多相关专利
  • [发明专利]一种硅基背照PIN器件结构-CN202011024275.0有效
  • 丁继洪;陈计学;刘中梦雪;张伟;丁艳丽 - 华东光电集成器件研究所
  • 2020-09-25 - 2023-03-28 - H01L31/105
  • 本发明公开一种硅基背照PIN器件结构,包括基片,基片正面边缘注入有P+离子层,基片正面沉积有外延层,外延层表面设有氧化层;外延层设有与P+离子层相对应的P阱;外延层还设有N+保护环,P+隔离区以及N‑光敏区;氧化层上形成四象限分布的四个N‑光敏区,氧化层还设有实现器件结构自连与互连的Al引线;所述基片背面设有抗反射膜,抗反射膜外表面设有对背面光敏区进行四象限隔离的Al金属层;该PIN器件结构组件体积至少减小三分之二,实现PIN光电探测器P+与N+处于横向互连,基于背照PIN结构,完成了PIN结构光电探测器系统集成一体化,同时满足光电性能要求。
  • 一种硅基背照pin器件结构
  • [发明专利]一种EMCCD器件多层多晶硅栅结构制作方法-CN201811099655.3有效
  • 张海峰;陈计学;高博;朱小燕 - 北方电子研究院安徽有限公司
  • 2018-09-20 - 2021-01-05 - H01L31/18
  • 本发明一种EMCCD器件多层多晶硅栅结构制作方法,它包括设置基板(1),在基板(1)上生成二氧化硅膜层(2),在二氧化硅膜层(2)上生成氮化硅膜层(3),在氮化硅膜层(3)上生成有第一多晶硅栅(4)、第二多晶硅栅(6)、第三多晶硅栅(8)、第四多晶硅栅(10),且在第一多晶硅栅(4)、第二多晶硅栅(6)、第三多晶硅栅(8)、第四多晶硅栅(10)上均设有氧化介质层。本发明提高了多晶硅对氮化硅的选择比,且在刻蚀的过程中,减少了氮化硅膜层的损失,最大程度保证了不同多晶硅下方氮化硅层厚度的一致性,改善了EMCCD器件的电学参数,减少了多晶硅栅的线条损失,制作出结构完整的多层多晶硅栅结构。
  • 一种emccd器件多层多晶结构制作方法
  • [发明专利]一种高沉积速率蒸镀的蒸发舟调节固定装置-CN201710830231.9有效
  • 刘阳;陈计学;房立峰;张帅;张伟 - 北方电子研究院安徽有限公司
  • 2017-09-15 - 2019-10-18 - C23C14/24
  • 本发明公开一种高沉积速率蒸镀的蒸发舟调节固定装置,包括正调节固定板、负调节固定板、正电极延长柱与负电极延长柱,正调节固定板及负调节固定板分别水平连接于正蒸镀电极及负蒸镀电极顶部;正电极延长柱及负电极延长柱分别通过固定孔竖直固定于正调节固定板及负调节固定板;正电极延长柱及负电极延长柱顶部分别螺纹连接有固定套筒,固定套筒侧壁设有水平的开口槽,两个固定套筒的开口槽相对设置,蒸发舟两端分别插入两个开口槽形成配合;两个固定套筒上部分别设有锁紧螺栓,使蒸发舟两端分别夹紧固定于相对应的锁紧螺栓与电极延长柱之间;通过电极延长柱使蒸发舟的安装位置升高,从而缩短了蒸发源和基片的距离,能够提高沉积速率。
  • 一种沉积速率蒸发调节固定装置
  • [发明专利]一种雪崩二极管低频参数测试装置-CN201610722805.6有效
  • 潘结斌;陈计学;赵娟;朱小燕;房立峰 - 华东光电集成器件研究所
  • 2016-08-25 - 2018-12-04 - G01R31/26
  • 本发明公开一种雪崩二极管低频参数测试装置,包括底座,底座侧部设有四个BNC接头,底座上设有固定台,固定台内嵌设有下测试探针,下测试探针与固定台相互绝缘,下测试探针顶端设有用于容纳待测雪崩二极管的卡槽、底端设有两根测试线缆,两根测试线缆另一端分别与两个BNC接头相连;测试装置还包括支撑架与支撑臂,支撑臂一端与支撑架铰接、另一端设有上测试探针,上测试探针用于和待测雪崩二极管形成配合,上测试探针尾部也设有两根测试线缆,该两根测试线缆另一端分别与另外两个BNC接头相连;从而构成对雪崩二极管的开尔文接法,BNC接头可以很方便地与各类测试仪表相连接,从而对雪崩二极管进行低频电学参数的测试。
  • 一种雪崩二极管低频参数测试装置
  • [实用新型]一种电子倍增电荷耦合器件的背面结构-CN201720301592.X有效
  • 刘庆飞;陈计学;赵建强;朱小燕;赵绢 - 北方电子研究院安徽有限公司
  • 2017-03-27 - 2017-10-20 - H01L27/148
  • 本实用新型涉及电子倍增电荷耦合器件的背面结构,背面结构包括EMCCD芯片、电极引出区、光敏区、存储增益区、离子注入区、增透膜和金属屏蔽层,电极引出区设置于EMCCD芯片背面两侧,电极引出区上间隔设有压焊图形,EMCCD芯片背面的光敏区和存储增益区位置在电极引出区之间,光敏区和存储增益区内部都有通过低能离子注入形成的离子注入区,在光敏区表面的增透膜,能够降低驻波效应、减少反射光线;在存储增益区表面的金属屏蔽层,能够防止入射光在存储增益区表面发生透射。本实用新型可以用于改善电子倍增电荷耦合器件的光电转换效率,同时还能够降低器件制作成本,并且提高了产品的成品率。
  • 一种电子倍增电荷耦合器件背面结构
  • [发明专利]一种自由集电极纵向PNP管及其制备方法-CN201610715458.4在审
  • 姜楠;简崇玺;赵建强;陈计学;赵娟 - 华东光电集成器件研究所
  • 2016-08-25 - 2017-02-22 - H01L29/732
  • 本发明公开一种自由集电极纵向PNP管,包括P型衬底,P型衬底中心设有N‑阱,N‑阱外侧的P型衬底上设有外P+埋层,N‑阱中心设有内P+埋层,P型衬底上方覆盖有N‑外延层,N‑外延层由外向内嵌有外P+隔离区、N+隔离区与内P+隔离区,外P+隔离区、N+隔离区与内P+隔离区间隔设置,外P+隔离区的底部与外P+埋层的顶部相接,N+隔离区的底部与N‑阱的顶部相接;内P+隔离区的底部与内P+埋层的顶部相接;N‑外延层中心还设有N‑基区,N‑基区上设有N+基区,N‑基区中心设有P+发射区;发射极与N‑阱通过深磷短接,接器件工作电压,使N‑阱与P型衬底、内P+埋层形成的PN结构处于反偏状态,实现器件纵向集电自由,克服了传统纵向PNP管集电极必须固定在最低电位的缺点。
  • 一种自由集电极纵向pnp及其制备方法
  • [发明专利]一种台面雪崩二极管管芯面积的测量方法-CN201410465727.7有效
  • 潘结斌;陈计学;吕东锋 - 华东光电集成器件研究所
  • 2014-09-15 - 2016-11-23 - G01R31/26
  • 本发明公开一种台面雪崩二极管管芯面积的测量方法,包含以下步骤:a)将台面雪崩二级管构成反向工作电气回路,并在回路中串联电流表,台面雪崩二极管的两端分别并联电压表与电容表;b)确定台面雪崩二极管的反向击穿电压VB;c)对台面雪崩二极管施加不同的反向工作电压;d)读取反向工作电压为Vn时的电容值Cn;e)重复步骤c,读取反向工作电压为Vn+1时的电容值Cn+1;f)根据公式计算台面雪崩二极管管芯面积,由于台面雪崩二极管在反向工作状态下,耗尽层势垒电容可用一定面积耗尽层内的电荷增量与反向偏压变化量的比值来表示,所以根据公式就可以进一步计算出台面雪崩二极管管芯的有源层面积,此方法测量准确,能够消除人为因素带来的误差。
  • 一种台面雪崩二极管管芯面积测量方法
  • [发明专利]一种背照式图像传感器的制造方法-CN201610026413.6在审
  • 谢斌;秦盼;张乐银;向圆;李彪;陈计学;赵建强;张伟 - 华东光电集成器件研究所
  • 2016-01-16 - 2016-04-20 - H01L27/146
  • 本发明公开一种背照式图像传感器的制造方法,包括以下步骤:a)对图像传感器芯片的正面做平坦化处理;b)通过键合材料使图像传感器芯片正面与支撑基板顶面相键合;c)对图像传感器芯片的背面进行减薄处理,去除图像传感器芯片的背面衬底;d)减薄后的图像传感器芯片背面制作P型注入层;e)在制作完P型注入层的图像传感器芯片背面生长抗反射膜层;f)在抗反射膜层上制备反光膜层;g)释放图像传感器芯片上的光感应元件;h)释放图像传感器芯片上的焊盘,得到最终的背照式图像传感器;本发明工艺简单易于实现,可适用于批量生产,采用单步深槽刻蚀工艺释放芯片焊盘,使得后序封装中的引线键合工艺实现简单,节省了封装成本。
  • 一种背照式图像传感器制造方法
  • [发明专利]一种双路双向ESD保护电路-CN201510664514.1在审
  • 赵建强;陈洁;陈计学;张海峰;李苏苏;高博 - 华东光电集成器件研究所
  • 2015-10-14 - 2016-01-06 - H02H9/04
  • 本发明公开一种双路双向ESD保护电路,设于被保护集成电路的输入端,包括第一二极管、第二二极管、第三二极管与第四二极管,第一二极管与第二二极管的负极对接,第三二极管与第四二极管的负极对接,第一二极管的正极连接被保护集成电路的供电电源,第四二极管的正极接地;所述第二二极管与第三二极管的正极相连,第二二极管与第三二极管的连接端分别与外部信号的输入端以及被保护集成电路的输入端相连;每个二极管的反向击穿电压均小于被保护集成电路的击穿电压;采用二极管负极对接电路,根据外部信号的电压大小导通或截止,每一路保护电路均可提供正负双向ESD保护,无需另外引入电阻、电容等器件,可靠性高,并且结构简单、易于实现。
  • 一种双向esd保护电路

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top