“秋小强”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果18个，建议您升级VIP下载更多相关专利

[发明专利]一种基于多粒度查找表结构的可编程逻辑块-CN202111264797.2有效
发明人：王彦林;高丽江;刘学刚;秋小强;贾一平;杨海钢 -专利权人：山东芯慧微电子科技有限公司
申请日： 2021-10-28 - 公布日： 2022-08-09 - 主分类号： G06F15/78 文献下载
摘要：本发明公开了一种基于多粒度查找表结构的可编程逻辑块，可编程逻辑块的每个基本逻辑单元包含两个完全相同相互独立的PLML(Programmable Logic Module‑Logic)；每个PLML包括LUT模块、逻辑运算模块、触发器模块和多路选择器模块；每个PLML包含三种粒度的双输出LUT共4个(4‑LUT 2个、5‑LUT 1个、6‑LUT 1个)，4个加法器和4个触发器以及若干个多路选择器等资源；每个PLML通过内部同种或不同种资源组合，可以实现功能更强的LUT、加法器和MUX功能，且均能实现寄存输出。本发明所提出的结构与传统CLB结构相比，具有多种输入的查找表结构，可以根据功能需求映射到对应的LUT上，避免资源浪费。与自适应查找表相比，可以实现更多独立的功能函数，同时配置起来也比较简单，没有共享端口配置时的诸多限制条件。
一种基于粒度查找结构可编程逻辑

[发明专利]一种可以实现分布式存储器功能的查找表结构-CN202110956339.9有效
发明人：高丽江;王彦林;朱辰;马建军;屈小钢;秋小强 -专利权人：北京中科胜芯科技有限公司
申请日： 2021-08-19 - 公布日： 2022-04-22 - 主分类号： H03K19/17728 文献下载
摘要：本发明涉及一种可以实现分布式存储器功能的查找表结构，包括：地址译码器、字节使能模块、六输入查找表、五输入查找表、第一四输入查找表、第二四输入查找表和独立输入端。本发明提供的可以实现分布式存储器功能的查找表结构，在多粒度查找表的基础上，只增加了写地址译码器，和字节使能模块，通过对端口连接的重新分配，实现了两种模式的简单双端口存储器。该结构的读出功能复用了原来LUT表的多路选择器，从而减少了面积。
一种可以实现分布式存储器功能查找结构

[发明专利]一种可调刷新速率的双端口存储器-CN202110956913.0有效
发明人： 秋小强 -专利权人：北京中科胜芯科技有限公司
申请日： 2021-08-19 - 公布日： 2022-04-22 - 主分类号： G11C8/18 文献下载
摘要：本发明涉及一种可调刷新速率的双端口存储器，包括：双端口存储器、与所述双端口存储器A端口连接的地址仲裁模块、与所述双端口存储器B端口连接的地址刷新模块、与所述地址刷新模块连接的分频电路；所述地址刷新模块还连接所述地址仲裁模块；所述分频电路由外部输入时钟信号并输出给所述地址刷新模块；所述地址刷新模块按照所述分频电路提供的时钟信号生成地址；并发送至所述双端口存储器与所述地址仲裁模块。本发明提供的可调刷新速率的双端口存储器，采用可配置的分频电路对工作时钟进行分频，针对不同的空间应用环境，采用不同的刷新频率，既能有效的提供抗单粒子反转能力，又能有效的降低存储器的功耗。
一种可调刷新速率端口存储器

[发明专利]一种多粒度查找表结构-CN202110956914.5有效
发明人：高丽江;王彦林;朱辰;马建军;屈小钢;秋小强 -专利权人：北京中科胜芯科技有限公司
申请日： 2021-08-19 - 公布日： 2022-04-22 - 主分类号： H03K19/17728 文献下载
摘要：本发明涉及一种多粒度查找表结构，包括：六输入查找表、五输入查找表、第一四输入查找表、第二四输入查找表和独立输入端；本发明提供的多粒度查找表结构，有利于在性能和面积（成本）之间进行平衡，兼顾性能与面积（成本）。相比2个完整的6LUT，可以实现更多的相互独立的逻辑函数。
一种粒度查找结构

[发明专利]一种基于改进型查找表结构的可编程逻辑块-CN202111265159.2在审
发明人：王彦林;高丽江;刘学刚;秋小强;贾一平;杨海钢 -专利权人：山东芯慧微电子科技有限公司
申请日： 2021-10-28 - 公布日： 2022-01-25 - 主分类号： G06F15/78 文献下载
摘要：本发明公开了一种基于改进型查找表结构的可编程逻辑块，可编程逻辑块的每个基本逻辑单元包含两个完全相同相互独立的PLML(Programmable Logic Module‑Logic)，拥有独立的输入输出以及进位链结构和移位寄存链结构；每个PLML包括改进型LUT模块、逻辑运算模块、触发器模块、多路选择器模块和移位寄存模块；每个PLML包含三种粒度的改进型双输出LUT共4个，4个加法器和4个触发器以及若干个多路选择器等资源；每个PLML通过内部同种或不同种资源组合，可以实现功能更强的LUT功能，时序逻辑功能、逻辑运算功能、多路选择器功能和移位寄存功能，且均能实现寄存输出。本发明具有多种输入的查找表结构，可以根据功能需求映射到对应的LUT上，避免资源浪费，可以实现更多独立的功能函数同时配置简单。
一种基于改进型查找结构可编程逻辑

[发明专利]一种借由自动工具完成的模块化半定制FPGA芯片设计方法-CN202111080314.3在审
发明人：赵飞;舒毅;杨海钢;贾一平;秋小强 -专利权人：北京中科胜芯科技有限公司
申请日： 2021-09-15 - 公布日： 2021-12-07 - 主分类号： G06F30/343 文献下载
摘要：本发明涉及一种借由自动工具完成的模块化半定制FPGA芯片设计方法，属于芯片设计技术领域。该方法执行如下步骤：1）完成芯片架构的描述文件；所述描述文件需包括工艺参数、资源块分布、时序约束信息及其他待定制化整体架构信息；2）解析架构文件生成格式化综合电路网表和时序约束文件；3）资源块库文件调用；4）定制单元添加；5）综合布局布线；6）生成版图。本发明基于FPGA内部资源的可扩展性，设计人员可根据特定的应用场景，自由的扩展或者裁剪FPGA内部资源，实现快速定制FPGA芯片，缩短芯片设计时间，在提高开发效率的同时，达到资源块的面积，功耗，性能最优。
一种自动工具完成模块化定制 fpga 芯片设计方法

[发明专利]一种多电源上电复位电路-CN202110956909.4在审
发明人：屈小钢;秋小强;高丽江;朱辰 -专利权人：北京中科胜芯科技有限公司
申请日： 2021-08-19 - 公布日： 2021-12-03 - 主分类号： H03K17/22 文献下载
摘要：本发明涉及一种多电源上电复位电路，包括：第一PMOS管、第一电阻、第二PMOS管、第二电阻、第一反相器、第二反相器和或门。本发明提供的多电源上电复位电路，能较好的解决FPGA等可编程逻辑器件需要监测多电源上电复位的问题，以支持基于SRAM的FPGA广泛应用于计算机硬件、数据处理、工业控制、遥控遥测、智能仪表、广播电视、医疗器械和航空航天等诸多领域。
一种电源复位电路

[发明专利]一种低温漂复位点上电复位电路-CN202110956910.7在审
发明人：屈小钢;秋小强;高丽江;朱辰 -专利权人：北京中科胜芯科技有限公司
申请日： 2021-08-19 - 公布日： 2021-12-03 - 主分类号： H03K17/22 文献下载
摘要：本发明涉及一种低温漂复位点上电复位电路，包括：带隙基准Bandgap参考电压产生电路、MOS管、分压电阻和比较器。本发明提供的低温漂复位点上电复位电路，由于复位点电压变化小能较好的解决上电复位电路复位点电压的变化范围小的问题。
一种低温复位点上电电路

[发明专利]针对同一端口的读写控制模块及方法、双端口存储器-CN201910298680.2有效
发明人： 秋小强 -专利权人：中科亿海微电子科技（苏州）有限公司
申请日： 2019-04-15 - 公布日： 2021-01-29 - 主分类号： G11C7/10 文献下载
摘要：一种针对同一端口的读写控制模块及方法、双端口存储器，针对同一端口的读写控制模块可通过配置时钟延时产生模块的各级延时，来调控读时序和写时序，从而使得读写脉冲产生模块产生时序错开的读脉冲信号和写脉冲信号，读写控制信号产生模块产生的端口读写控制信号分别对读脉冲信号和写脉冲信号进行读或写控制，从而在字线控制信号产生模块生成字线控制信号。读脉冲信号和写脉冲信号分别包含多个在时间上周期分布的读脉冲和写脉冲，根据实际读写需要对一个周期内的读脉冲和写脉冲的个数可以进行灵活设置，从而产生不同模式下的字线控制信号，可以实现一个时钟周期内数据的先读后写，结构简单，调控方便且高效，数据具有较高的实时性。
针对同一端口读写控制模块方法存储器

[发明专利]一种双端口存储器字线控制电路-CN201510446473.9有效
发明人： 秋小强;李天文;蔡刚;杨海钢 -专利权人：中国科学院电子学研究所
申请日： 2015-07-27 - 公布日： 2019-04-02 - 主分类号： G06F11/10 文献下载
摘要：本发明提供了一种双端口存储器字线控制电路。该双端口存储器字线控制电路包括：控制模块，用于根据存储器端口的读写使能信号、EDAC开启使能信号和双端口地址比较信号产生两路的控制信号；时钟延时模块，用于由时钟信号以及两延时控制信号产生四路的延时信号；以及字线控制信号产生模块，与所述控制模块和时钟延时模块电性连通，用于依据两路的控制信号和四路的延时信号，产生一字线控制信号。本发明可以产生带纠错功能字线控制信号，可以实现一个时钟周期内完成数据读出和回写，因此纠错数据无需冗余的存储单元，减少了芯片面积；同时没有EDAC功能的双端口存储器字线控制电路实现兼容。
一种端口存储器控制电路

[发明专利]可利用时钟双沿进行刷新的存储器系统-CN201510154982.4有效
发明人：杨海钢;支天;蔡刚;秋小强 -专利权人：中国科学院电子学研究所
申请日： 2015-04-02 - 公布日： 2019-02-15 - 主分类号： G11C11/406 文献下载
摘要：本发明提供了一种可利用时钟双沿进行刷新的存储器系统。该存储器系统中，刷新方案不影响模块的正常工作周期，不需要进行系统的时间冗余，不用添加多余的寄存器等存储电路。此外，该存储器系统可采用半定制设计流程，降低给设计带来的成本和风险，而且减少产品的开发周期，并基于模块级进行设计，其受到工艺、温度的影响较小，可移植性良好，适用于任何类型的存储阵列单元，推广应用前景广阔。
利用时钟进行刷新存储器系统

[发明专利]抗单粒子翻转的锁存型灵敏放大器-CN201410524763.6有效
发明人：杨海钢;李天文;蔡刚;秋小强;贾海涛;舒毅;支天;李悦 -专利权人：中国科学院电子学研究所
申请日： 2014-10-08 - 公布日： 2018-05-25 - 主分类号： G11C7/06 文献下载
摘要：本发明提供了一种抗单粒子翻转的锁存型灵敏放大器。该锁存型灵敏放大器在普通锁存灵敏放大器的结构基础上添加两个P型晶体管构成的隔离单元，在保持了普通结构的高性能的同时由于隔离单元的限流作用同时降低了电路的功耗，当节点n1或n2发生1到0翻转后，可以通过隔离单元将其状态迅速恢复为1。
灵敏放大器锁存隔离单元抗单粒子翻转结构基础限流作用翻转功耗电路恢复

[发明专利]一种抗单粒子翻转与瞬态效应延时可调锁存器-CN201310188754.X有效
发明人：杨海钢;李天文;蔡刚;秋小强 -专利权人：中国科学院电子学研究所
申请日： 2013-05-21 - 公布日： 2017-03-29 - 主分类号： H03K19/094 文献下载
摘要：本发明公开了一种抗单粒子翻转与瞬态效应延时可调锁存器，该锁存器包括第一延时单元、第二延时单元、第一锁存单元、第二锁存单元和第三锁存单元。本发明通过调节延时单元偏置电压可分别改变第一延时单元与第二延时单元的延时，从而改变锁存器数据信号的建立时间，有效降低、甚至避免因发生在输入数据信号通路中的单粒子瞬态效应而引起的错误数据锁存；本发明通过引入冗余存储节点，在一个节点翻转时可以通过反馈从另外两个锁存单元恢复该节点电压。综上，本发明可在普通商用工艺条件下实现抗单粒子翻转，并通过可调延时单元改变锁存器建立时间，使数据路径上的瞬态效应得到有效抑制。
一种粒子翻转瞬态效应延时可调锁存器

[发明专利]一种基于配置词典的FPGA测试配置分析评价方法-CN201110161031.1有效
发明人：杨海钢;周发标;秋小强;王飞 -专利权人：中国科学院电子学研究所
申请日： 2011-06-15 - 公布日： 2017-03-22 - 主分类号： G01R31/3185 文献下载
摘要：本发明公开了一种基于配置词典的FPGA测试配置分析评价方法，涉及可编程逻辑器件技术，用于分析评价FPGA测试配置的完备性。本发明方法结合FPGA的结构特点，首先建立FPGA的配置词典；然后采用模板化的方法分析测试配置，计算测试配置对配置词典的覆盖率；最后根据计算的覆盖率评价测试配置的完备性。通过本发明提出的方法，无需故障仿真就能对FPGA的测试配置进行快速的分析评价分析测试配置所有可测和不可测的FPGA资源，评价测试配置的完备性，从而可以指导FPGA测试配置的改进，提高FPGA测试配置的开发效率。
一种基于配置词典 fpga 测试分析评价方法

[发明专利]输入位宽可伸缩的编码/编解码存储系统-CN201410119120.3有效
发明人：杨海钢;支天;蔡刚;秋小强 -专利权人：中国科学院电子学研究所
申请日： 2014-03-27 - 公布日： 2017-01-25 - 主分类号： G11C29/42 文献下载
摘要：本发明提供了一种输入位宽可伸缩的编码/编解码存储系统。该编码存储系统包括读写控制电路、存储器、编码电路、数据缓存器、级联的一级地址缓存器和二级地址缓存器、级联的一级写使能缓存器和二级写使能缓存器和控制电路。该编码存储系统使用缓存编解码机制，实现了存储阵列和缓存器之间的交互存储，在外部提供的需写入数据的位宽不足存储器要求的位宽，即编码数据一部分来自外部输入一部分来自存储阵列时，可以实现正确的编解码，且纠错能力在不同的位宽条件下相互一致，进行正常写入读出存储阵列的操作。
输入位宽可伸缩编码解码存储系统

1
2
下一页»
尾页
共 18 条