“游伟明”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果9个，建议您升级VIP下载更多相关专利

[发明专利]掺杂具有导电部件的半导体器件-CN201810392917.9有效
发明人：刘书豪;张惠政;陈佳政;陈亮吟;陈国儒;吴浚宏;刘昌淼;杨怀德;谭伦光;游伟明 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-04-27 - 公布日： 2023-05-23 - 主分类号： H01L29/06 文献下载
摘要：本发明通常涉及半导体器件中的导电部件的掺杂。在实例中，结构包括晶体管的有源区域。有源区域包括源极/漏极区域，并且源极/漏极区域至少部分地由具有第一掺杂剂浓度的第一掺杂剂限定。源极/漏极区域还包括第二掺杂剂，其中，第二掺杂剂的浓度分布具有从源极/漏极区域的表面至源极/漏极区域的深度的一致浓度。一致浓度大于第一掺杂剂浓度。该结构还包括在源极/漏极区域的表面处接触源极/漏极区域的导电部件。本发明的实施例还涉及掺杂具有导电部件的半导体器件。
掺杂具有导电部件半导体器件

[实用新型]一种出屋面套管安装结构-CN202022919157.8有效
发明人：储文兵;何平;陈全;罗柯云;唐军;游伟明;徐浩楠 -专利权人：湖南六建机电安装有限责任公司
申请日： 2020-12-08 - 公布日： 2021-09-10 - 主分类号： F16L41/12 文献下载
摘要：本实用新型公开了一种出屋面套管安装结构，其包括安装在屋面预制模板上的PVC预埋套筒，所述PVC预埋套筒的外侧套设防护套管，且所述PVC预埋套筒的上口高度大于所述防护套管的下口高度，所述防护套管的下面设置多个支撑柱，相邻支撑柱之间设置混凝土通道，屋面浇筑混凝土后，混凝土充填在所述防护套管的外侧及所述防护套管与所述PVC预埋套筒之间。本实用新型不仅使PVC预埋套筒在屋面浇筑混凝土或其它施工时能得到有效防护，避免破损，有效保证了PVC预埋套筒的防水，而且防护套管不穿越楼板，混凝土充填在防护套管的外侧及防护套管与PVC预埋套筒之间，不会出现防护套管封堵以后水沿防护套管内壁往下渗的现象。
一种屋面套管安装结构

[发明专利]具有掺杂的隔离绝缘层的鳍式场效应晶体管-CN201610541815.X有效
发明人：吴政达;王廷君;游伟明;吴佳纹 -专利权人：台湾积体电路制造股份有限公司
申请日： 2016-07-11 - 公布日： 2021-04-13 - 主分类号： H01L21/336 文献下载
摘要：提供了一种用于制造半导体器件的方法，包括在衬底上方形成一个或多个鳍；在一个或多个鳍上方形成隔离绝缘层。将掺杂剂引入隔离绝缘层。对含有掺杂剂的隔离绝缘层进行退火，并且去除氧化物层的一部分，以暴露鳍的一部分。本发明还提供了具有掺杂的隔离绝缘层的鳍式场效应晶体管。
具有掺杂隔离绝缘场效应晶体管

[发明专利]半导体结构-CN201811132555.6在审
发明人：陈国儒;刘书豪;龚俊豪;陈亮吟;张惠政;陈科维;黄惠琪;廖高锋;陈志宏;黄玠瑝;谭伦光;游伟明 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-09-27 - 公布日： 2019-10-11 - 主分类号： H01L27/092 文献下载
摘要：提供半导体结构，半导体结构包含栅极结构、源极/漏极结构、介电层、接触插塞。栅极结构位于鳍结构上方，源极/漏极结构位于鳍结构中且与栅极结构相邻，介电层位于栅极结构和源极/漏极结构上方，接触插塞穿透介电层，接触插塞包含第一金属化合物，第一金属化合物包含第III族元素、第IV族元素、第V族元素的其中一者或其组合。
栅极结构半导体结构源极/漏极接触插塞介电层金属化合物鳍结构第III族元素第IV族元素第V族元素穿透

[发明专利]半导体结构及其形成方法-CN201510760358.9有效
发明人：吴政达;李奕贤;游伟明;王廷君 -专利权人：台湾积体电路制造股份有限公司
申请日： 2015-11-10 - 公布日： 2019-04-26 - 主分类号： H01L29/423 文献下载
摘要：提供了一种半导体结构及其形成方法。半导体结构包括：衬底；鳍结构，从衬底突出，鳍结构沿着第一方向延伸；隔离部件，设置在鳍结构的两侧上；栅极结构，位于鳍结构上方并且沿着垂直于第一方向的第二方向在隔离部件上延伸；以及其中，栅极结构包括第一部分和第二部分，第二部分位于第一部分上方并且第二部分在第一方向上的尺寸比第一部分在第一方向上的尺寸大。本发明实施例涉及半导体结构及其形成方法。
半导体结构及其形成方法

[发明专利]生成参数图案的方法，离子注入方法和前馈半导体制造方法-CN201510569374.X有效
发明人：吴政达;吴宗翰;许耀文;谭伦光;游伟明;王廷君 -专利权人：台湾积体电路制造股份有限公司
申请日： 2015-09-09 - 公布日： 2018-05-04 - 主分类号： H01J37/317 文献下载
摘要：本发明提供了一种用于生成参数图案的方法，包括在工件的表面上的多个区域上实施多个测量，以获得多个测量结果；以及根据多个测量结果，通过计算机导出参数图案；其中，参数图案包括与工件的表面上的多个区域中的每个对应的多个区域性参数值。本发明提供了一种前馈半导体制造方法，包括在工件的表面上形成具有期望的图案的层；根据针对具有期望的图案的层的空间维度测量来导出包括参数图案的控制信号，期望的图案分布在工件的表面的多个区域上方；以及根据控制信号，在工件的表面上实施离子注入。本发明还涉及生成参数图案的方法，离子注入方法和前馈半导体制造方法。
生成参数图案方法离子注入半导体制造

[发明专利]形成栅极的方法和FINFET-CN201610845869.5在审
发明人：萧宇廷;吴政达;谭伦光;严亮宇;王廷君;吴宗翰;游伟明 -专利权人：台湾积体电路制造股份有限公司
申请日： 2016-09-23 - 公布日： 2017-08-11 - 主分类号： H01L21/28 文献下载
摘要：本发明提供了形成栅极的方法包括形成伪栅极；横向邻近伪栅极形成层间电介质(ILD)；将掺杂剂掺杂到伪栅极和ILD中，其中，伪栅极的表面掺杂剂浓度低于ILD的表面掺杂剂浓度；在将掺杂剂掺杂到伪栅极和ILD中之后，去除伪栅极以形成腔体；以及在腔体中形成栅极。本发明还提供了鳍式场效应晶体管。
形成栅极方法 finfet

[发明专利]集成电路的制造方法以及在晶片上产生激光标记的装置-CN201010131782.4有效
发明人：张岚芳;游伟明 -专利权人：台湾积体电路制造股份有限公司
申请日： 2010-03-16 - 公布日： 2010-09-22 - 主分类号： H01L21/00 文献下载
摘要：本发明提出一种集成电路的制造方法及在晶片上产生激光标记的装置，该方法包括：提供一晶片；测量一晶片的一反射率值；通过该反射率值而决定用于激光标记该晶片的一最佳能量程度；以及发射具有该最佳能量程度的一激光，以于该晶片上产生激光标记。本发明的优点在于降低传输产品至客户的生产周期且由于最佳化了激光能量而降低了激光微粒的飞溅情形。此外，也不需要采用人工激光标记以修复不清楚的晶片辨识码，因而无错误操作的发生。
集成电路制造方法以及晶片产生激光标记装置

[发明专利]在晶圆上形成掺杂层的方法-CN201010000251.1有效
发明人：林宥朋;游伟明;邓端永;林俊男;董胜健;苏斌嘉 -专利权人：台湾积体电路制造股份有限公司
申请日： 2010-01-06 - 公布日： 2010-07-14 - 主分类号： H01L21/265 文献下载
摘要：本发明提供一种在晶圆上形成掺杂层的方法，包括：提供一晶圆；供应一掺杂物气体于离子源的电弧室中；供应一稀释物以稀释掺杂物气体，上述稀释物包含约48％至约50％的氙分子和约50％至约52％的氢分子；从使用上述离子源的稀释的掺杂物气体产生一离子束；并且将此离子束射向晶圆，以在晶圆上形成一掺杂层。
晶圆上形成掺杂方法

1
共 9 条