“武汉光安伦光电技术有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果17个，建议您升级VIP下载更多相关专利

[发明专利]一种通信激光器及其制作方法-CN202210936712.9有效
发明人：游顺青;葛婷;许海明 -专利权人： 武汉光安伦光电技术有限公司
申请日： 2022-08-05 - 公布日： 2023-10-10 - 主分类号： C23C16/50 文献下载
摘要：本发明涉及通信芯片半导体技术领域，具体涉及一种通信激光器及其制作方法，包括如下步骤：S1、采用PECVD的方法在Wafer正面生长厚度为2um以上的厚介质膜限制层，所述厚介质膜限制层包括自下而上依次设置的Si3N4膜层、梯度SiNOx膜层、SiO2膜层、梯度SiONx膜层、Si3N4膜层；S2、光刻后采用RIE干法刻蚀工艺完成厚介质膜限制层图形制作。本发明通过在Wafer正面生长厚度为2um以上的Si3N4/梯度SiNOx/SiO2/梯度SiONx/Si3N4厚介质膜限制层，可以提升芯片正面量子阱侧面介质膜的限制因子，通过厚介质层增加光子的行程及散射达到降低噪音的效果，减少数据传输的误码率提升带宽；厚介质膜限制层同时对芯片本身具有很强的保护性为后续进一步提升芯片使用寿命提供方向。
一种通信激光器及其制作方法

[发明专利]一种晶圆溅射后光刻胶的剥离方法-CN202310131700.3在审
发明人：葛婷;吴继清 -专利权人： 武汉光安伦光电技术有限公司
申请日： 2023-02-15 - 公布日： 2023-06-06 - 主分类号： G03F7/42 文献下载
摘要：本发明公开了一种晶圆溅射后光刻胶的剥离方法，包括如下步骤：提供一种半导体结构，所述半导体结构包括需在大于或等于3um的台阶上做电极的晶圆；电极溅射前，在晶圆正面进行多次匀胶后，再进行一次曝光、显影，在晶圆表面形成设定厚度的光刻胶图形；光刻后溅射金属制作欧姆接触的电极层；采用加热后的丙酮浸泡晶圆，用于软化电极溅射后的光刻胶；采用常温丙酮浸泡并超声晶圆，同时水平晃动晶圆进行电极剥离；剥离完成后对晶圆清洗干燥。采用本发明的方法使得电极溅射后的光刻胶能较容易的被剥离掉，提高了晶圆电极溅射后剥离作业效率的同时，降低了因光刻胶剥离不净而导致的其他异常问题。
一种溅射光刻剥离方法

[发明专利]芯片腔体的加工方法以及半导体激光器-CN202011038284.5有效
发明人：游顺青;许海明;唐琦 -专利权人： 武汉光安伦光电技术有限公司
申请日： 2020-09-28 - 公布日： 2023-03-14 - 主分类号： H01S5/10 文献下载
摘要：本发明涉及一种芯片腔体的加工方法，包括S1，先对芯片腔体进行烘烤；S2，待烘烤完成后，再对芯片腔体的出光腔面进行第一次离子清洗；S3，待清洗完成后，于出光腔面上镀高透膜，高透膜至少包括覆盖在出光腔面上的第一SiO保护层；S4，待镀膜完成后，再对芯片腔面的背光腔面进行第二次离子清洗；S5，待清洗完成后，于背光腔面上镀高反膜，高反膜至少包括覆盖在背光腔面上的第二SiO保护层。还提供一种半导体激光器，包括上述芯片腔体的加工方法制得的芯片腔体。本发明采用SiO保护层提升产品腔面的致密性，降低膜层表面粗糙度，使膜系质量整体提升，降低电子束蒸发造成的柱状晶结构，减少水气及氧气渗透到半导体腔面的影响，提升高速芯片的寿命及可靠性。
芯片加工方法以及半导体激光器

[发明专利]一种VCSEL测量装置-CN201911281656.4有效
发明人：周汉川;肖黎明 -专利权人： 武汉光安伦光电技术有限公司
申请日： 2019-12-13 - 公布日： 2022-03-29 - 主分类号： G01D21/02 文献下载
摘要：本发明涉及VCSEL参数测量技术领域，提供了一种VCSEL测量装置，包括用于搁置芯片的测量台，还包括架设于所述测量台上方的支撑架、用于测量芯片的不同参数的若干参数测量组件以及用于将任一所述参数测量组件的位置调整至所述测量台的正上方的调整机构，各所述参数测量组件均可拆卸安装在所述调整机构上，所述调整机构安装在所述支撑架上。本发明的通过将多个参数测量组件集成在一起，通过调整来选择性地调整参数测量组件的位置，进而选择性地对需要的参数进行测量，解决了现有技术中的缺陷，而且通过参数测量组件的可拆卸连接的形式，可以根据实际需要拆下当前的参数测量组件并安装另外种类的参数测量组件，使得本测量装置的扩展性更好且使测量更为灵活。
一种 vcsel 测量装置

[发明专利]一种用于芯片腔面镀膜的方法及半导体激光器-CN202111559100.4在审
发明人：游顺青;许海明 -专利权人： 武汉光安伦光电技术有限公司
申请日： 2021-12-20 - 公布日： 2022-03-25 - 主分类号： C23C14/24 文献下载
摘要：本发明公开了一种用于芯片腔面镀膜的方法及半导体激光器，属于通信芯片半导体技术领域，包括将待端面镀膜的晶圆进行解条夹条以获得Bar条，且依据预设的温度来对Bar条的腔体进行加热；对待镀Bar条的出光腔面进行等离子清洗处理；对进行等离子清洗处理后的待镀Bar条的出光腔面镀双层高透过介质膜系，以对出光腔面进行镀膜，所述双层高透过介质膜系包括SiO膜层和第一SiO2膜层；对出光腔面进行镀膜后，依据预设的第一时间，对出光腔面进行高能离子反溅射来对SiO2膜层改性，且通过电子束在SiO2膜层镀第一有机水凝膜层，所述第一有机水凝膜呈凸镜状；对待镀Bar条的背光腔面进行等离子清洗处理。本发明达到能够提升产品的可靠性，提高产品的光耦合效果的技术效果。
一种用于芯片镀膜方法半导体激光器

[发明专利]半导体芯片腔面ZrAlO膜系加工的工艺方法-CN202111546353.8在审
发明人：赵军;游顺青;陈锋 -专利权人： 武汉光安伦光电技术有限公司
申请日： 2021-12-16 - 公布日： 2022-03-25 - 主分类号： C23C14/02 文献下载
摘要：本发明涉及半导体激光器领域，尤其涉及一种半导体芯片腔面ZrAlO膜系加工的工艺方法；该工艺方法包括如下步骤：对待镀膜的产品进行Bar条解理和夹条，并快速放入蒸发镀膜设备中抽真空，将产品在真空室内进行烘烤，对烘烤后的产品的腔面进行离子源预清洗处理，镀上ZrAlO/SiO2膜系增透膜，然后对产品的背光面进行离子源预清洗处理，对产品的背光面进行多层高反膜系镀膜；其中，在ZrO2制作过程中掺入5～8％Al制备ZrAlO。本发明中ZrAlO膜层结构具有稳定的四方相结构，在不同膜厚、不同温度下具有稳定的折射率，避免因膜层自身缺陷导致激光器失效；同时，相较于常规的ZrO2/SiO2膜系，ZrAlO有效改善了膜层间应力，避免了高温下由于膜层应力过大，导致膜层质量变差，影响激光器性能。
半导体芯片 zralo 加工工艺方法

[发明专利]一种图案化光敏BCB半导体结构的制备方法-CN202010106815.3在审
发明人：黄鹤;张恩;李紫谦;许海明 -专利权人： 武汉光安伦光电技术有限公司
申请日： 2020-02-20 - 公布日： 2020-07-10 - 主分类号： G03F7/42 文献下载
摘要：本发明提供了一种图案化光敏BCB半导体结构的制备方法，包括S1，在外延结构的衬底表面生长第一层二氧化硅薄膜，并在第一层二氧化硅薄膜上制作第一个光刻胶图形；S2，制作完成后，去除曝光区域的第一层二氧化硅薄膜，并采用碱溶液去除表面的光刻胶；S3，在剩余的第一层二氧化硅薄膜上涂覆光敏BCB，并光刻光敏BCB直至暴露出衬底，然后进行固化，并刻蚀光敏BCB；S4，在图案化的光敏BCB表面沉积第二层二氧化硅薄膜，并在第二层二氧化硅薄膜上制作第二个光刻胶图形；S5，制作完第二个光刻胶图形后，去除曝光区域的第二层二氧化硅薄膜，并采用有机溶液去除表面的光刻胶。本发明解决了在半导体工艺制造过程中光敏BCB遇碱性溶液发生反应而破裂的问题。
一种图案光敏 bcb 半导体结构制备方法

[发明专利]一种BH结构激光器芯片的脊波导结构的制备方法-CN202010032688.7在审
发明人：李紫谦;张恩;许海明 -专利权人： 武汉光安伦光电技术有限公司
申请日： 2020-01-13 - 公布日： 2020-06-26 - 主分类号： H01S5/22 文献下载
摘要：本发明涉及信息光电子技术领域，提供了一种BH结构激光器芯片的脊波导结构，包括如下步骤：S1，于InP衬底上进行第一次外延生长，获得第一晶圆结构；S2，在所述第一晶圆结构的上表面进行光栅图形制作，以获得第二晶圆结构；S3，于所述第二晶圆结构的上表面进行第二次外延生长，在生长的过程中加入InGaAsP材料，以获得第三晶圆结构；S4，对所述第三晶圆结构进行脊图形制作，以获得第四晶圆结构；S5，对所述第四晶圆结构进行处理后再进行PN限制层生长，以获得被所述PN限制层包裹且形状为下脊平滑上脊陡的脊波导结构。本发明可制得上脊陡、下脊平滑的脊波导结构，该种脊波导结构适合MOCVD内PN限制层InP材料的生长，并且漏电通道更小，激光器阈值更低。
一种 bh 结构激光器芯片波导制备方法

[发明专利]一种芯片用小型化镀装置-CN202010039710.0在审
发明人：周汉川;肖黎明 -专利权人： 武汉光安伦光电技术有限公司
申请日： 2020-01-15 - 公布日： 2020-06-12 - 主分类号： C23C18/16 文献下载
摘要：本发明涉及芯片的金属生长技术领域，提供了一种芯片用小型化镀装置，包括具有内腔的外壳，还包括用于加热充斥在所述内腔中的化镀液的加热组件、用于控制所述加热组件的加热温度的控制模块以及用于搅拌所述化镀液的搅拌组件，所述加热组件具有用于安置待处理晶圆的安置位。本发明的一种芯片用小型化镀装置，通过控制模块来控制加热组件的温度，并通过搅拌组件来控制反应均匀性的问题，化镀效果好且整体结构简单、成本低。
一种芯片小型化装置

[发明专利]一种改善垂直腔面发射激光器氧化均匀性的湿法氧化工艺-CN201911281608.5在审
发明人：代露;肖黎明 -专利权人： 武汉光安伦光电技术有限公司
申请日： 2019-12-13 - 公布日： 2020-04-10 - 主分类号： H01S5/183 文献下载
摘要：本发明公开了一种改善垂直腔面发射激光器氧化均匀性的湿法氧化工艺，本氧化工艺包括如下步骤：氧化前通入H2，对片子表面进行预处理，使片子表面活化，这样有利于后续氧化的均匀性，另外，氧化步骤完成后，继续保温一段时间，持续通入N2，直到温度降至常温，氧化结束，这样持续通入N2的目的是去除反应坏境中的H2，减少H的钝化作用并对片子进行退火，同时在氧化过程中，水蒸汽流量用液体流量计精准控制。此外，此种氧化工艺可单片氧化，也可实现多片氧化同时进行。本发明提供的氧化工艺可以很好的实现均匀氧化。
一种改善垂直发射激光器氧化均匀湿法工艺

[发明专利]高速垂直发射单片集成型直接调制DFB激光器及制作方法-CN201610090737.6有效
发明人：唐琦;王汉华 -专利权人： 武汉光安伦光电技术有限公司
申请日： 2016-02-18 - 公布日： 2018-08-31 - 主分类号： H01S5/12 文献下载
摘要：本发明公开了一种垂直发射的单片集成型直接调制DFB激光器及其制作方法。本发明采用源增益区和无源波导区对接的模式形成了高质量的超短光学谐振腔结构，从而提高了高调制频率的直接调制DFB激光器的可靠性和光谱的质量。另外，本发明利用无源波导区形成的45度反射面实现激光的垂直发射，克服现有技术中由于激光器侧面出光而不能实现的发射高密度的并行光互联的技术问题。同时本发明利用折射率和增益耦合叠加的λ/4相移光栅配合脊型波导实现激光器良好的高速调制性能。另外，本发明利用单片集成工艺制作激光器，可以实现小尺寸、高度集成化以及高密度的光互联。
高速垂直发射单片集成直接调制 dfb 激光器制作方法

[发明专利]一种InGaAsP材料掩埋波导结构超辐射发光二极芯片的制作方法-CN201610286233.1有效
发明人：吴瑞华;唐琦 -专利权人： 武汉光安伦光电技术有限公司
申请日： 2016-05-03 - 公布日： 2018-08-31 - 主分类号： H01L33/00 文献下载
摘要：本发明公开了一种InGaAsP材料掩埋波导结构超辐射发光二极管芯片的制作方法，包括：在掺硫的InP磷化铟衬底上采用MOCVD外延生长技术依次生长缓冲层、下限制层、多量子阱有源区、上限制层和P型欧姆接触层，构成一次外延片；对一次外延片进行刻蚀形成脊，在MOCVD反应室中采用高温及有大流量PH3磷烷气体保护条件下对一次外延片进行长时间的烘烤，再降到低温条件下继续采用MOCVD外延生长技术对脊的侧面进行掩埋生长；继续采用MOCVD外延生长技术生成高掺的覆盖层和接触层；通过光刻、刻蚀、溅射工艺、合金、划片解理制作成超辐射发光二极管芯片。本发明所提供的制作方法的优点在于：材料生长出的界面缺陷少，质量可靠，制成的器件可靠性高，高功率，宽光谱及高温工作表现。
一种 ingaasp 材料掩埋波导结构辐射发光二极管芯片制作方法

[发明专利]一种DFB激光器部分光栅制作方法-CN201710997892.0在审
发明人：张恩;许海明 -专利权人： 武汉光安伦光电技术有限公司
申请日： 2017-10-24 - 公布日： 2018-02-23 - 主分类号： H01S5/12 文献下载
摘要：本发明提供一种DFB激光器部分光栅制作方法，包括如下步骤在N型磷化铟衬底上，采用金属有机化学气相沉积方法依次生长N型InP缓冲层、多量子阱结构、P型InP层、InGaAsP光栅层及InP光栅层；在外延片表面均匀涂覆光刻胶，通过光刻版遮住部分光栅，在光刻机下进行曝光，后进行全息曝光及显影，形成光栅区与非光栅区；利用光刻胶作为保护层，采用反应离子刻蚀技术对光栅层中InP光栅层进行刻蚀；采用针对InGaAsP的选择性腐蚀液对InGaAsP光栅层进行腐蚀，室温静置腐蚀1‑2分钟。该方法利用光刻胶作为保护层，采用反应离子刻蚀技术和选择性湿法腐蚀形成深度一致的部分光栅，适合DFB激光器批量制作。
一种 dfb 激光器部分光栅制作方法

[实用新型]台面10G的PIN的掩埋结构-CN201720420865.2有效
发明人：吴瑞华;唐琦 -专利权人： 武汉光安伦光电技术有限公司
申请日： 2017-04-21 - 公布日： 2017-12-05 - 主分类号： H01L23/13 文献下载
摘要：本实用新型提供了一种台面10G的PIN的掩埋结构，包括在掺Fe的半绝缘InP衬底上依序生长有InP缓冲层、N+型InP层、InGaAs吸收层、P+型InP层、P+型InGaAsP层和P+型InGaAs层，该掺Fe的半绝缘InP衬底上依序生长的该缓冲层、N+型InP层、InGaAs吸收层、P+型InP层、P+型InGaAsP层和P+型InGaAs层构成了阶梯层台面，在该阶梯层台面的侧壁上掩埋生长有掺Fe半绝缘InP层以及在该掺Fe半绝缘InP层上生长有保护该掺Fe半绝缘InP层的SiO2钝化层。本实用新型利于台面上制作电极，制成的电极结合力强，不脱落，抗拉力强，电接触可靠性高，暗电流低，可以避免产生寄生效应，使用时可降低能耗、延长寿命，且制作过程方便，工艺过程重复性好且能保证精确控制。
台面 10 pin 掩埋结构

[实用新型]台面PIN的侧面钝化结构-CN201720420864.8有效
发明人：刘志锋;唐琦;许海明 -专利权人： 武汉光安伦光电技术有限公司
申请日： 2017-04-21 - 公布日： 2017-12-05 - 主分类号： H01L31/0216 文献下载
摘要：本实用新型提供了一种台面PIN的侧面钝化结构，包括半绝缘InP衬底以及在半绝缘InP衬底上面依次生长的缓冲层、N++型InP层、InGaAs吸收层、InGaAsP过渡层、P++型InP的CAP层和InGaAs接触层，该半绝缘InP衬底上面依次生长的缓冲层、N++型InP层、InGaAs吸收层、InGaAsP过渡层、P++型InP的CAP层和InGaAs接触层构成了阶梯层台面，该阶梯层台面的侧壁上生长有本征InP层，所述本征InP层上依次生长有SIO2层以及SINx层。本实用新型提供使用了和芯片材料相同的本征InP对台面侧面进行掩埋，在满足了芯片光电性能的同时克服了暗电流不可控、高温可靠性差等问题，给台面类型的高速接收芯片的制备工艺提供了一种新的方法。
台面 pin 侧面钝化结构

1
2
下一页»
尾页
共 17 条