|
|
钻瓜专利网为您找到相关结果 176个，建议您 升级VIP下载更多相关专利
- [发明专利]存储器、共享字线的叠栅闪存阵列结构及其结构版图-CN202310946012.2在审
-
王卉;曹子贵
-
上海华虹宏力半导体制造有限公司
-
2023-07-28
-
2023-10-20
-
H10B41/30
- 本发明提供了一种存储器、共享字线的叠栅闪存阵列结构及其结构版图。具体的，其通过采用两列存储单元共用一个列共享位线的方式，实现闪存阵列中的每个存储单元的面积在X方向上仅由1.5条所述列共享位线所在的第一金属线层上的金属线的最小间距决定；然后，再通过将两行存储单元所对应的4条行控制栅线和2条行字线中的一半设置在第二金属线层上，而其另一半则设置在第三金属线层的方式，实现每个存储单元的面积在Y方向上仅有1.5条所述第二金属线层或第三金属线层上的金属线的最小间距决定，即，每个存储单元中的一个存储位的面积相较于现有技术中的1.5×Pm1×Pm2缩小到1.15×Pm1×Pm2，实现了在同一工艺节点下，节省了25％的面积，有效缩减了阵列结构中每个存储单元的面积。
- 存储器共享闪存阵列结构及其版图
- [发明专利]一种闪存存储器及其制备方法-CN202310626326.4在审
-
黄冲;曹子贵
-
上海华虹宏力半导体制造有限公司
-
2023-05-31
-
2023-08-08
-
H10B41/20
- 本发明提供了一种新型的闪存存储器及其制备方法，应用于半导体技术领域中。由于本发明实施例中所提供的新的制备方法中，用于隔离多个存储单元(半导体结构)的浅沟槽隔离结构与形成的共享字线的存储单元是位于衬底的两个相互垂直的方向所处的不同平面上，进而实现了进一步缩小存储单元占用晶圆的面积，以及可以更好的满足尺寸逐渐缩小的小尺寸集成电路的设计要求的目的。并且，由于本发明实施例中所提供的制备方法，在形成每个半导体结构(存储单元)位线之后，还会进一步在该位线的顶部表层中形成一凹槽互联结构，之后，再通过与该凹槽互联结构电性连接的方式，将多个存储单元的位线进行互连，进而进一步缩小晶圆上形成的存储器件的面积。
- 一种闪存存储器及其制备方法
- [发明专利]半导体集成器件的制造方法-CN202310471064.9在审
-
曹子贵;梁肖;姜波;于涛
-
上海华虹宏力半导体制造有限公司
-
2023-04-27
-
2023-07-14
-
H01L21/8258
- 本发明提供了一种半导体集成器件的制造方法，应用于半导体技术领域。具体的，其在衬底的高压器件区中利用沉积、刻蚀以及离子注入工艺，形成P型高压阱N型高压阱，再在整个衬底的表面上形成厚度较厚的高压氧化层和硬掩膜层，再利用光刻、刻蚀以及离子注入工艺，在已形成的所述P型高压阱和所述N型高压阱的情况下，在低压器件区中形成P型低压阱和/或N型低压阱，进而避免了在形成BCD器件的低压器件区的薄栅氧时，需要采用时长大约在200s左右的湿刻工艺，先去除低压器件区中的厚栅氧化层所造成的遮蔽高压器件区的光刻胶层发生卷边、翘起甚至完全剥离，进而导致高压器件的厚栅氧暴露在该刻蚀溶液中所造成的高压器件的厚栅氧被减薄甚至完全被刻掉。
- 半导体集成器件制造方法
- [发明专利]一种闪存存储器及其制备方法-CN202310470915.8在审
-
曹子贵
-
上海华虹宏力半导体制造有限公司
-
2023-04-27
-
2023-07-14
-
H10B41/30
- 本发明提供了一种新型的闪存存储器及其制备方法，其选择栅极位于半导体衬底内的一第一沟槽中，而其擦除栅极则位于所述第一沟槽所对应的半导体衬底的表面上，从而让选择栅极和擦除栅极沿垂直于衬底表面的方向构成上下位结构，以实现在确保分栅闪存器件既能具有低操作电压、高可靠性的性能，同时还可以减小存储单元占用晶圆的面积，即适应尺寸逐渐缩小的小尺寸集成电路的。并且，由于本发明实施例中的分栅闪存器件中，其用于形成选择栅极的第一沟槽与起到器件隔离作用的器件隔离结构如STI结构，是分别形成在两个相互垂直的不同方向所对应的衬底内，进而更进一步的缩小了存储单元占用晶圆的面积，更好的满足尺寸逐渐缩小的小尺寸集成电路的设计要求。
- 一种闪存存储器及其制备方法
- [发明专利]一种闪存器件的制备方法-CN202310320150.X在审
-
曹子贵
-
上海华虹宏力半导体制造有限公司
-
2023-03-29
-
2023-07-07
-
H01L21/28
- 本发明提供了一种闪存器件的制备方法，应用于半导体制造领域中。由于本发明提供的制备方法在利用炉管工艺形成闪存器件的浮栅材料层之后，增加了一步根据不同产品的膜层厚度设计要求刻蚀所述浮栅材料层，以动态调整刻蚀后形成的浮栅尖端的高度的步骤，进而实现了浮栅多晶硅厚度的均匀性控制，避免了炉管不同位置带来浮栅多晶硅厚度的偏差，即有效的控制了最终形成的浮栅尖端的高度。进一步的，由于本发明所提供的制备方法增加了动态浮栅多晶硅厚度的调节步骤，因此其还可以实现不同浮栅厚度要求产品共用相同多晶硅程式，以提升浮栅多晶硅炉管生产效率的目的。
- 一种闪存器件制备方法
- [发明专利]一种闪存存储器及其制备方法-CN202310470906.9在审
-
曹子贵;王卉
-
上海华虹宏力半导体制造有限公司
-
2023-04-27
-
2023-07-04
-
H10B41/30
- 本发明提供了一种新型的闪存存储器及其制备方法，由于其选择栅极和擦除栅极沿垂直于半导体衬底表面的方向构成上下位结构，从而实现了在确保分栅闪存器件既能具有低操作电压、高可靠性的性能，同时还可以减小存储单元占用晶圆的面积，即适应尺寸逐渐缩小的小尺寸集成电路的应用。并且，由于本发明实施例中的分栅闪存器件中，其在位于半导体衬底内的选择栅的两侧所对应的半导体衬底内还分别形成一与所述半导体衬底的导电类型相反的第一离子注入区，进而实现了可以利用所述第一离子注入区与半导体衬底所组成的PN结减少从选择栅极沟道至浮栅沟道之间的电阻，进一步屏蔽EG栅极高电压擦除操作导致的EG和衬底间绝缘层退化而引起的沟道电流退化问题，降低分栅闪存器件的擦除电压、操作电压的目的。
- 一种闪存存储器及其制备方法
- [发明专利]一种NORD闪存器件的制备方法-CN202310321562.5在审
-
曹子贵
-
上海华虹宏力半导体制造有限公司
-
2023-03-29
-
2023-06-23
-
H01L21/28
- 本发明提供的NORD闪存器件的制备方法，在形成有栅极结构的两侧的半导体衬底上依次堆叠第一氧化层、第一氮化层和第二氧化层构成所述栅极结构的ONO侧墙结构，并在形成所述第一氧化层之后，增加了一步退火工艺，在所述退火工艺中通入氧气为反应气体，与所述第一氧化层进一步反应，补充所述第一氧化层中的氧空缺，并通过所述退火工艺提供的能量进一步修复采用低压正硅酸乙酯工艺制备的所述第一氧化层晶体结构较差等较多的内部晶格缺陷，进而降低第一氧化层对电子的捕获能力，提高电子穿过其所需的能量，进而提高所述第一氧化层的致密性及绝缘性，避免所述栅极结构内的电子通过所述第一氧化层遂穿至外部，减少器件漏电，保证所述闪存器件的性能。
- 一种nord闪存器件制备方法
- [发明专利]闪存结构及其制作方法-CN202310089450.1在审
-
曹子贵
-
上海华虹宏力半导体制造有限公司
-
2023-01-31
-
2023-06-06
-
H10B41/00
- 本发明提供一种闪存结构及其制作方法，包括：在衬底上形成栅氧层和浮栅多晶硅层后，在隔离结构制作前形成包裹浮栅多晶硅层的氮化硅牺牲层，并在在隔离结构制作后去除氮化硅牺牲层，在浮栅多晶硅层和隔离结构之间形成间隙，进而后续形成的栅间介质层和控制栅多晶硅层依次覆盖浮栅多晶硅层并填充间隙，使控制栅多晶硅层包裹使浮栅多晶硅层，增加控制栅和浮栅的表面重叠面积，提高控制栅和浮栅的耦合电容，从而提升闪存器件的编程效率。进一步的，在浮栅多晶硅层和隔离结构之间形成的牺牲层，相当于一道氮化硅侧墙，避免浮栅在STI形成线性氧化层时被氧化，消除浮栅的Smiling效应。
- 闪存结构及其制作方法
- [发明专利]一种半导体结构及其制造方法-CN202310175624.6在审
-
王卉;曹子贵
-
上海华虹宏力半导体制造有限公司
-
2023-02-28
-
2023-06-02
-
H10B10/00
- 本发明提供了一种半导体结构及其制造方法，应用于半导体技术领域中。具体的，所述制造方法可以通过将形成在器件隔离结构顶面上的栅极材料层沿平行于半导体衬底的方向延伸覆盖在部分该器件结构隔离临近的部分半导体衬底表面的方式，使得后续形成在该器件结构结构顶面上的第二栅极结构两侧的侧墙介质层的底部完全覆盖在所述临近的有源区ACT上，即一定不会出现覆盖在第二栅极结构两侧的侧墙介质层堆积在器件隔离结构的凹陷缺口(此时STI凹陷缺口中填满了栅极材料层)中，进而造成在共享金属插塞CT的刻蚀工艺时，此处产生的含氮polymer(聚合物)较多会便会导致etchstop，并最终造成金属插塞开路(CTopen)等工艺的问题，最终实现了保证半导体结构良率的目的。
- 一种半导体结构及其制造方法
- [发明专利]一种侧墙结构及闪存器件的制备方法-CN202310321929.3在审
-
曹子贵
-
上海华虹宏力半导体制造有限公司
-
2023-03-29
-
2023-06-02
-
H01L21/28
- 本发明提供了一种侧墙结构及闪存器件的制备方法，应用于半导体制造领域中。由于本发明所提供的闪存器件的制造方法中，其形成ONO侧墙结构时，是利用HTO工艺形成致密性及绝缘性较好的所述第一氧化物层，并进一步地对所述第一氧化物层进行RTO退火工艺，以通过所述RTO退火工艺提供的能量修复所述第一氧化物层的缺陷，从而利用HTO工艺形成致密性及绝缘性较好的第一氧化物层之后，再次提高所述第一氧化物层的致密性及绝缘性，进而在保证形成的侧墙结构的膜厚和热度均不变的情况下，最终避免了存储结构内的电子通过位于其侧壁上的ONO侧墙结构中的第一氧化物层遂层穿至外部所造成的器件漏电的问题，即保证了闪存器件的性能。
- 一种结构闪存器件制备方法
- [发明专利]半导体结构的形成方法-CN202211490752.1在审
-
季爱艳;孙访策;曹子贵;黄冲
-
上海华虹宏力半导体制造有限公司
-
2022-11-25
-
2023-05-23
-
H01L21/762
- 一种半导体结构的形成方法，包括：提供衬底，所述衬底包括有源区和隔离区；在衬底上形成浮栅极结构材料层；去除隔离区上的浮栅极结构材料层，在有源区上形成浮栅极结构，并在相邻浮栅极结构之间形成第一凹槽，所述第一凹槽暴露出隔离区表面；形成第二凹槽和侧墙结构，所述侧墙结构位于第一凹槽侧壁表面，所述第二凹槽位于所述第一凹槽底部的隔离区内；氧化所述侧墙结构和第二凹槽侧壁表面和底部表面，在第一凹槽侧壁表面形成第一内衬层，在第二凹槽侧壁表面和底部表面形成第二内衬层；形成第一内衬层和第二内衬层之后，在第一凹槽内和第二凹槽内形成隔离结构。所述方法形成的半导体结构性能得到提升。
- 半导体结构形成方法
|
