“尹壮根”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果21个，建议您升级VIP下载更多相关专利

[发明专利]存储器装置-CN201710480033.4有效
发明人：朴秀振;金善煐;尹壮根 -专利权人：三星电子株式会社
申请日： 2017-06-22 - 公布日： 2023-07-04 - 主分类号： H10B41/30 文献下载
摘要：一种存储器装置，包括：堆叠在衬底的上表面上的栅电极层，每个栅电极层包括沿着第一方向延伸的多个单位电极；和将各单位电极彼此连接的多个连接电极。存储器装置还包括：沿着垂直于衬底的上表面的方向穿过栅电极层而延伸的沟道结构；沿着第一方向延伸并介于各单位电极之间的第一公共源极线；和在各第一公共源极线之间沿着第一方向延伸的第二公共源极线，每条第二公共源极线具有在第一方向上通过连接电极彼此隔离的第一线和第二线。
存储器装置

[发明专利]包括电阻器的半导体器件-CN201810075440.1有效
发明人：禹孝锡;尹壮根;任峻成;黄盛珉 -专利权人：三星电子株式会社
申请日： 2018-01-25 - 公布日： 2023-01-31 - 主分类号： H01L23/64 文献下载
摘要：提供了一种在半导体衬底上包括电阻器结构的半导体器件。所述电阻器结构包括焊盘部分和连接所述焊盘部分的电阻器主体。焊盘部分均具有比电阻器主体的宽度大的宽度。焊盘部分均包括焊盘图案和覆盖焊盘图案的侧壁和下表面的衬里图案。所述电阻器主体从所述衬里图案横向地延伸。所述焊盘图案包括与所述电阻器主体和所述衬里图案不同的材料。
包括电阻器半导体器件

[发明专利]集成电路装置和包括其的电子系统-CN202210737888.1在审
发明人：郑煐陈;金素罗;朴海莉;柳贵衍;尹壮根 -专利权人：三星电子株式会社
申请日： 2022-06-27 - 公布日： 2022-12-30 - 主分类号： H01L23/538 文献下载
摘要：提供一种集成电路装置和电子系统。根据本发明构思的集成电路装置包括：半导体衬底，其包括单元区和连接区；栅极堆叠件，其包括多个栅电极和多个绝缘层，多个栅电极和多个绝缘层在水平方向上在半导体衬底的主表面上延伸，并且在竖直方向上交替地堆叠在半导体衬底的主表面上，栅极堆叠件在连接区中具有阶梯结构；以及连接区中的多个接触插塞，其中，在连接区的一部分中，多个栅电极中的位于最下层中的第一栅电极在水平方向上的第一长度小于位于第一栅电极上方的第二栅电极在水平方向上的第二长度。
集成电路装置包括电子系统

[发明专利]垂直存储器件-CN201810163667.1有效
发明人：尹琇钰;尹壮根;任峻成;黄盛珉 -专利权人：三星电子株式会社
申请日： 2018-02-27 - 公布日： 2022-11-08 - 主分类号： H01L27/11517 文献下载
摘要：一种垂直存储器件包括：在衬底的外围电路区域上的栅极结构，衬底包括单元区域和外围电路区域，栅极结构包括第一栅电极；在衬底的单元区域上在基本上垂直于衬底的上表面的垂直方向上分别顺序地设置在多个层处的第二栅电极、第三栅电极和第四栅电极；在衬底的单元区域上延伸穿过第二栅电极的第一外延层；在第一外延层上在垂直方向上延伸穿过第三栅电极和第四栅电极的沟道；以及在衬底的外围电路区域的邻近于栅极结构的部分上的第二外延层。
垂直存储器件

[发明专利]半导体器件及其制造方法-CN201610809546.0有效
发明人：朴世准;尹壮根;黄盛珉;文安植;夏志良 -专利权人：三星电子株式会社
申请日： 2016-09-08 - 公布日： 2021-12-28 - 主分类号： H01L27/11582 文献下载
摘要：一种半导体器件，包括：交替并重复地堆叠在衬底上的多个绝缘图案和多个栅极；在基本垂直于衬底上表面的第一方向上延伸穿过栅极的沟道图案；在沟道图案和衬底之间的半导体图案；以及在沟道图案和半导体图案之间的导电图案。导电图案将沟道图案电连接到半导体图案。导电图案接触沟道图案的底部边缘和半导体图案的上表面。
半导体器件及其制造方法

[发明专利]具有划线区域结构的三维半导体装置-CN201611035683.X有效
发明人：郑在皓;金善煐;尹壮根;赵厚成;许星会 -专利权人：三星电子株式会社
申请日： 2016-11-18 - 公布日： 2021-12-28 - 主分类号： H01L27/108 文献下载
摘要：提供了三维(3D)半导体装置。3D半导体装置可以包括：基底，包括芯片区域和划线区域；单元阵列结构，包括三维地布置在基底的芯片区域上的存储器单元；堆叠结构，设置在基底的划线区域上，包括竖直地并交替地堆叠的第一层和第二层；多个竖直结构，沿与基底的顶表面垂直的竖直方向延伸并穿透堆叠结构。
具有划线区域结构三维半导体装置

[发明专利]包括竖直存储结构的半导体器件-CN202011235699.1在审
发明人：李载德;尹壮根;权东辉 -专利权人：三星电子株式会社
申请日： 2020-11-06 - 公布日： 2021-05-11 - 主分类号： H01L27/11582 文献下载
摘要：公开了一种半导体器件包括：第一堆叠结构和第二堆叠结构，在衬底上彼此间隔开；以及多个分离结构和多个竖直存储结构，沿与衬底的上表面平行的第一方向交替地布置在第一堆叠结构和第二堆叠结构之间。第一堆叠结构和第二堆叠结构中的每一个包括交替地重复堆叠在下部结构上的多个层间绝缘层和多个栅极层。竖直存储结构中的每一个包括面向第一堆叠结构的第一数据存储结构和面向第二堆叠结构的第二数据存储结构。第一堆叠结构和第二堆叠结构的面向竖直存储结构的侧表面在平面图中是凹的。
包括竖直存储结构半导体器件

[发明专利]半导体器件-CN202010141802.X在审
发明人： 尹壮根;李载悳 -专利权人：三星电子株式会社
申请日： 2020-03-04 - 公布日： 2020-11-03 - 主分类号： H01L27/11524 文献下载
摘要：提供了一种半导体器件。所述半导体器件包括：基底，包括存储器单元区域和连接区域；多个栅电极，堆叠在基底上；沟道结构，在存储器单元区域中穿透多个栅电极并且包括在垂直于基底的上表面的垂直方向上延伸的沟道层；虚设沟道结构，在连接区域中穿透多个栅电极并且包括在垂直方向上延伸的虚设沟道层；第一半导体层，设置在基底与多个栅电极中的最下面的栅电极之间并且在存储器单元区域中围绕沟道结构；以及绝缘分离结构，设置在基底与多个栅电极中的最下面的栅电极之间并且围绕虚设沟道层。
半导体器件

[发明专利]集成电路器件-CN201911402996.8在审
发明人： 尹壮根;李载德 -专利权人：三星电子株式会社
申请日： 2019-12-30 - 公布日： 2020-09-04 - 主分类号： H01L27/11524 文献下载
摘要：一种集成电路器件包括在竖直方向上从衬底延伸的沟道结构、沿所述多个沟道结构设置的存储器单元串、在所述竖直方向上彼此间隔开并包括擦除控制线和串选择线的栅极线、以及包括连接到所述擦除控制线的擦除控制驱动晶体管和连接到所述串选择线的串选择驱动晶体管的驱动晶体管。
集成电路器件

[发明专利]集成电路器件及其制造方法-CN201911241565.8在审
发明人： 尹壮根;李载惪;宋在爀 -专利权人：三星电子株式会社
申请日： 2019-12-06 - 公布日： 2020-09-01 - 主分类号： H01L27/1157 文献下载
摘要：提供了集成电路器件及其制造方法。集成电路器件可以包括交替地堆叠的多个字线结构和多个绝缘膜。所述多个字线结构和所述多个绝缘膜的侧面限定了延伸穿过所述多个字线结构和所述多个绝缘膜的沟道孔的侧面。所述器件还可以包括位于所述沟道孔的侧面上的阻挡介电膜，以及位于所述阻挡介电膜且分别位于所述多个字线结构的侧面上的多个电荷存储膜。所述多个电荷存储膜中的每一个电荷存储膜可以包括顺序地堆叠在所述多个字线结构的侧面中的相应侧面上的第一电荷存储膜和第二电荷存储膜。所述第二电荷存储膜的表面可以在其中间部分包括凹部。
集成电路器件及其制造方法

[发明专利]半导体装置以及相关的编程方法-CN201510263862.8有效
发明人：任峻成;尹壮根;赵厚成 -专利权人：三星电子株式会社
申请日： 2015-05-21 - 公布日： 2020-06-23 - 主分类号： G11C11/56 文献下载
摘要：提供了一种半导体装置以及相关的编程方法。所述半导体装置包括并排在基板上的外围电路区和第一存储区。此外，所述半导体装置包括在外围电路区和第一存储区上的第二存储区。
半导体装置以及相关编程方法

[发明专利]竖直存储器件-CN201910879912.3在审
发明人： 尹壮根 -专利权人：三星电子株式会社
申请日： 2019-09-17 - 公布日： 2020-05-05 - 主分类号： H01L27/11563 文献下载
摘要：一种竖直存储器件包括：衬底上的导线、第一半导体图案和第二半导体图案、第一焊盘和第二焊盘、第一电极和第二电极、第三电极及第一划分图案。导线沿竖直方向堆叠并沿第一方向延伸。第一半导体图案和第二半导体图案沿竖直方向延伸穿过导线。第一焊盘和第二焊盘形成在第一半导体图案和第二半导体图案上。第一电极和第二电极电连接到第一焊盘和第二焊盘。第三电极电连接到导线中的第一导线。第一划分图案沿第二方向延伸，延伸穿过并划分第一导线。在平面视图中，第一半导体图案和第二半导体图案及第一导线设置在第一划分图案的一侧。
竖直存储器件

[发明专利]集成电路器件及其制造方法-CN201910573210.2在审
发明人： 尹壮根;李载德 -专利权人：三星电子株式会社
申请日： 2019-06-28 - 公布日： 2020-03-24 - 主分类号： H01L27/1157 文献下载
摘要：一种集成电路器件包括字线结构、绝缘结构、沟道孔和电荷捕获图案。字线结构和绝缘结构彼此交错并在平行于基板的主表面的水平方向上延伸，并且在垂直方向上彼此重叠。沟道孔在垂直方向上穿过字线结构和绝缘结构。电荷捕获图案位于沟道孔中，并在垂直方向上彼此间隔开而使局部绝缘区域在其间。
集成电路器件及其制造方法

[发明专利]垂直存储器装置及其制造方法-CN201910289024.6在审
发明人： 尹壮根;李载惪 -专利权人：三星电子株式会社
申请日： 2019-04-11 - 公布日： 2019-12-24 - 主分类号： H01L27/11568 文献下载
摘要：提供了一种垂直存储器装置及其制造方法，所述垂直存储器装置包括：基底，具有沟槽结构；栅电极，位于基底上，栅电极在与基底的上表面基本垂直的第一方向上彼此分隔开；沟道，所述沟道包括竖直部分和水平部分，竖直部分沿第一方向延伸穿过栅电极，水平部分在沟槽结构中在与基底的上表面基本平行的第二方向上延伸，水平部分连接竖直部分；外延层，位于基底的第一部分上并且连接到沟道的水平部分，基底的第一部分沿第二方向与栅电极的端部相邻。
基底栅电极沟道竖直垂直存储器沟槽结构上表面方向延伸基本平行垂直的外延层分隔穿过延伸制造

[发明专利]三维半导体器件-CN201910454955.7在审
发明人： 尹壮根;李载德 -专利权人：三星电子株式会社
申请日： 2019-05-29 - 公布日： 2019-12-13 - 主分类号： H01L27/11556 文献下载
摘要：提供了一种三维半导体器件，所述三维半导体器件包括：下部结构；位于所述下部结构上的堆叠结构，所述堆叠结构包括：下组，所述下组包括在垂直方向上堆叠并且彼此间隔开的栅电极，以及上组，所述上组包括在所述垂直方向上堆叠并且彼此间隔开的栅电极，所述下组和所述上组在所述垂直方向上堆叠；以及垂直结构，所述垂直结构穿过所述堆叠结构。所述垂直结构可以包括垂直芯图案、位于所述垂直芯图案中的垂直缓冲部分以及垂直半导体层。所述垂直结构可以包括穿过所述下组的下垂直部分和穿过所述上组的上垂直部分，所述下垂直部分的上部区域的宽度大于所述上垂直部分的下部区域的宽度。所述垂直缓冲部分位于所述下垂直部分中并位于所述上垂直部分下方。
垂直垂直结构堆叠结构堆叠三维半导体器件下部结构垂直芯栅电极穿过缓冲垂直半导体层图案上部区域下部区域

1
2
下一页»
尾页
共 21 条