专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果16个,建议您升级VIP下载更多相关专利
  • [发明专利]半导体结构-CN202111476083.8在审
  • 陈志谚;钒达·卢;孙健仁;连羿韦;王端玮;陈俊扬 - 世界先进积体电路股份有限公司
  • 2021-12-06 - 2023-06-06 - H01L29/15
  • 一种半导体结构,包含基底、晶种层、磊晶成长层及超晶格结构。晶种层设置于基底上,磊晶成长层设置于晶种层上方,以及超晶格结构设置于晶种层与磊晶成长层之间。超晶格结构包括交错堆栈的复数个超晶格单元,且相邻的两个超晶格单元包含第一和第二超晶格单元,第一超晶格单元包含第一超晶格层及堆栈于其上的第二超晶格层,第二超晶格单元包含第三超晶格层及堆栈于其上的第四超晶格层,其中第一超晶格层包含复数对的第(1‑1)子层和第(1‑2)子层,第二超晶格层包含复数对的第(2‑1)子层和第(2‑2)子层。
  • 半导体结构
  • [发明专利]晶圆承载装置-CN201710147409.X有效
  • 黄彦纶;孙健仁;施英汝;徐文庆 - 环球晶圆股份有限公司
  • 2017-03-13 - 2019-08-09 - H01L21/687
  • 一种晶圆承载装置,供多个晶圆置放,该晶圆承载装置包含:一盘体,及多个容置机构。该盘体可绕其中心轴线旋转且包括一上表面,及一沿该中心轴线方向相反于该上表面的下表面。所述容置机构自该盘体之上表面凹陷而成,每一容置机构包括一形成于该盘体之上表面的开口、一自该开口朝向该盘体之下表面延伸的侧壁面,及一连接该侧壁面以与该侧壁面共同界定出一容置槽的底壁面,该容置槽供晶圆自该开口放入。每一容置机构的侧壁面具有一邻近对应之底壁面的下区段,该下区段具有一远离该盘体之中心轴线且可供晶圆抵靠的抵靠部,本发明藉由抵靠部使晶圆在该盘体旋转时受压均匀分布,避免因受离心力挤压而导致边缘或表面产生缺陷、损伤,而使晶圆质量下降。
  • 承载装置
  • [发明专利]半导体组件-CN201610107906.2有效
  • 胡铭显;孙健仁;李依晴;徐文庆 - 环球晶圆股份有限公司
  • 2016-02-26 - 2019-08-06 - H01L29/778
  • 本发明提供一种半导体组件,包含一基板、一初始层及一缓冲堆栈结构。初始层设置于基板之上且包含氮化铝。缓冲堆栈结构设置于初始层之上,缓冲堆栈结构包含多个基层及至少一掺杂层设置于相邻二层基层之间,基层包含氮化铝镓,掺杂层包含氮化铝镓或氮化硼铝镓。在缓冲堆栈结构之中,基层的铝浓度渐减且镓浓度渐增,基层实质上不含碳,掺杂层的掺质为碳或铁。本发明不仅提升半导体组件的崩溃电压,且一并兼顾半导体组件的整体翘曲,避免在完成磊晶制程后的冷却过程,半导体组件因过度翘曲而破裂。
  • 半导体组件
  • [发明专利]半导体组件-CN201610133563.7有效
  • 胡铭显;孙健仁;李依晴;徐文庆 - 环球晶圆股份有限公司
  • 2016-03-09 - 2019-08-06 - H01L29/06
  • 本发明提供一种半导体组件,包含一基板、一初始层以及一超晶格堆栈。初始层设置于基板之上,且包含氮化铝。超晶格堆栈设置于初始层之上,且包含多个第一膜层以及多个第二膜层,第一膜层与第二膜层交错地堆栈在初始层之上,其中第一膜层及第二膜层之一为一掺杂层,该第一膜层及该第二膜层的另一个实质上不含掺质,掺杂层的掺质选自由碳、铁及其组合所组成的群组。本发明不仅提升半导体组件的崩溃电压,且一并兼顾半导体组件的整体翘曲,避免在完成磊晶制程后的冷却过程,制造半导体组件的晶圆因过度翘曲而破裂。
  • 半导体组件
  • [发明专利]增强型高电子迁移率晶体管结构-CN201610235990.6有效
  • 黄彦纶;孙健仁;李依晴;徐文庆 - 环球晶圆股份有限公司
  • 2016-04-15 - 2019-03-22 - H01L29/778
  • 一种增强型高电子迁移率晶体管结构,包含通道层、阻障层、接面层、栅极、源极、及漏极。通道层为第一III‑V族半导体,位于基板上。阻障层为第二III‑V族半导体,设置于通道层之上。阻障层包含第一掺杂区、调整掺杂区及第二掺杂区,第一掺杂区及第二掺杂区为n型第二III‑V族半导体、调整掺杂区包含p型第二III‑V族半导体,第一掺杂区及第二掺杂区位于调整掺杂区两侧,接面层位于调整掺杂区之上,为一P型第三III‑V族半导体,且掺杂量高于调整掺杂区,又调整掺杂区邻近接面层的区域的掺杂浓度高于接近通道层的区域的掺杂浓度。
  • 增强电子迁移率晶体管结构

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top