“周世培”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果25个，建议您升级VIP下载更多相关专利

[发明专利]用于形成绝缘体上半导体（SOI）衬底的方法-CN201910456703.8有效
发明人：吴政达;蔡嘉雄;卢玠甫;刘冠良;周世培;郑有宏;杜友伦 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-05-29 - 公布日： 2023-09-19 - 主分类号： H01L21/762 文献下载
摘要：本申请的各种实施例涉及一种用于形成具有厚器件层和厚绝缘层的绝缘体上半导体(SOI)衬底的方法。在一些实施例中，该方法包括形成覆盖处理衬底的绝缘层，并在牺牲衬底上外延形成器件层。将牺牲衬底接合到处理衬底，使得器件层和绝缘层位于牺牲衬底和处理衬底之间，并且去除牺牲衬底。去除包括对牺牲衬底实施蚀刻直到到达器件层。因为器件层通过外延形成并转移到处理衬底，所以器件层可以形成为具有大的厚度。此外，因为外延不受绝缘层厚度的影响，所以绝缘层可以形成为具有大的厚度。本发明实施例涉及用于形成绝缘体上半导体(SOI)衬底的方法。
用于形成绝缘体上半导体 soi 衬底方法

[发明专利]改善快门效率的图像传感器装置及其制造方法-CN201810926989.7有效
发明人：曹淳凯;周世培;卢玠甫 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-08-15 - 公布日： 2023-08-29 - 主分类号： H01L27/146 文献下载
摘要：本发明实施例涉及改善快门效率的图像传感器装置及其制造方法。本揭露涉及一种半导体装置，其包含半导体衬底及所述半导体衬底上方的栅极结构。所述半导体衬底包含邻近所述栅极结构的光敏区，且所述栅极结构经配置以存储从所述光敏区产生的电荷。所述半导体装置还包含在所述半导体衬底上方的导电结构。所述导电结构外接所述栅极结构的侧壁且与所述栅极结构的所述侧壁隔开。
改善快门效率图像传感器装置及其制造方法

[发明专利]用于形成薄的绝缘体上半导体SOI衬底的方法-CN202310422820.9在审
发明人： 周世培;徐鸿文;卢玠甫;郑有宏;林永隆;蔡敏瑛 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-02-15 - 公布日： 2023-06-30 - 主分类号： H01L21/762 文献下载
摘要：本申请实施例涉及用于形成薄的绝缘体上半导体SOI衬底的方法。本申请案的各种实施例涉及一种以低成本且以低总厚度变动TTV形成薄的绝缘体上半导体SOI衬底的方法。在一些实施例中，在牺牲衬底上外延形成蚀刻停止层。装置层外延形成于所述蚀刻停止层上且具有不同于所述蚀刻停止层的结晶晶格。将所述牺牲衬底接合到处置衬底，使得所述装置层及所述蚀刻停止层处于所述牺牲衬底与所述处置衬底之间。去除所述牺牲衬底。使蚀刻执行到所述蚀刻停止层中以去除所述蚀刻停止层。使用包括氢氟酸、过氧化氢及乙酸的蚀刻剂来执行所述蚀刻。
用于形成绝缘体上半导体 soi 衬底方法

[发明专利]形成半导体器件的方法和半导体器件-CN201910821775.8有效
发明人：曹淳凯;卢玠甫;周世培;吴尉壮 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-09-02 - 公布日： 2023-05-02 - 主分类号： H01L27/146 文献下载
摘要：根据本申请的实施例，提供了一种在BSI图像传感器中制造自对准栅格的方法。该方法包括在衬底的背面上沉积第一介电层，该衬底具有形成在其中的多个光电二极管，形成沟槽栅格，以及用介电材料填充沟槽以形成沟槽隔离栅格。在此，沟槽穿过第一介电层并延伸到衬底中。该方法还包括将沟槽中的介电材料回蚀刻到低于第一介电层的上表面的水平，以形成覆盖沟槽隔离栅格的凹槽，并用金属材料填充凹槽以形成与沟槽隔离栅格对准的金属栅格。根据本申请的实施例，还提供了形成半导体器件的方法及相关的半导体器件。
形成半导体器件方法

[发明专利]用于形成薄绝缘体上半导体(SOI)衬底的方法-CN201910382802.6有效
发明人：吴政达;蔡嘉雄;卢玠甫;曾国华;周世培;郑有宏;杜友伦 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-05-09 - 公布日： 2022-06-10 - 主分类号： H01L21/762 文献下载
摘要：本申请的各种实施例涉及一种用于形成薄绝缘体上半导体(SOI)衬底而没有注入辐射和/或等离子体损坏的方法。在一些实施例中，在牺牲衬底上外延形成器件层，并在器件层上形成绝缘层。例如，绝缘层可形成为带负电荷或中性电荷的净电荷。牺牲衬底与操作衬底接合，从而器件层和绝缘层位于牺牲衬底和操作衬底之间。去除牺牲衬底，并循环减薄器件层，直到器件层具有目标厚度。每个减薄循环均包括氧化器件层的一部分并去除由氧化产生的氧化物。本发明的实施例还涉及用于形成薄绝缘体上半导体(SOI)衬底的方法。
用于形成绝缘体上半导体 soi 衬底方法

[发明专利]半导体结构及其制造方法-CN201611225663.9有效
发明人：郑有宏;周世培;杜友伦;亚历山大·卡尔尼茨基;林东毅;陈韦立 -专利权人：台湾积体电路制造股份有限公司
申请日： 2016-12-27 - 公布日： 2022-02-18 - 主分类号： H01L21/768 文献下载
摘要：本发明的提供了半导体结构，其包括：包括第一表面和第二表面的半导体器件层，其中第一表面位于半导体器件层的前侧处，并且第二表面位于半导体器件层的后侧处；位于半导体器件的第二表面之上的绝缘层；以及穿过绝缘层的硅通孔(TSV)。也提供了半导体结构的制造方法。
半导体结构及其制造方法

[发明专利]形成图像传感器的吸收增强结构的方法-CN201711269678.X有效
发明人：苏庆忠;徐鸿文;卢玠甫;周世培 -专利权人：台湾积体电路制造股份有限公司
申请日： 2017-12-05 - 公布日： 2021-10-15 - 主分类号： H01L27/146 文献下载
摘要：在一些实施例中，本发明实施例涉及形成用于集成芯片图像传感器的吸收增强结构的方法，其减小了由吸收增强结构的形成而产生的晶体缺陷。该方法可以通过在衬底的第一侧上方形成图案化的掩模层来实施。根据图案化的掩模层对衬底的第一侧实施干蚀刻工艺以限定沿着衬底的第一侧以周期性图案布置的多个中间突出件。对多个中间突出件实施湿蚀刻工艺以形成多个突出件。在多个突出件上方和之间形成一个或多个吸收增强层。湿蚀刻工艺去除可以不利地影响吸收增强结构的性能的中间突出件的损坏区域。
形成图像传感器吸收增强结构方法

[发明专利]像素传感器、用于形成其的方法及图像传感器-CN201911337191.X在审
发明人：曹淳凯;卢玠甫;周世培 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-12-23 - 公布日： 2021-03-23 - 主分类号： H01L27/146 文献下载
摘要：本公开的各种实施例是针对一种像素传感器，包含在光检测器之下的虚设垂直晶体管结构。像素传感器包含衬底，具有与背侧表面相对的前侧表面。光检测器安置于衬底内。深沟槽隔离(DTI)结构从衬底的背侧表面延伸到背侧表面下方的第一点。深沟槽隔离结构环绕光检测器的外周。虚设垂直晶体管结构在深沟槽隔离结构的内侧壁之间横向间隔开。虚设垂直晶体管结构包含虚设垂直栅极电极，具有虚设导电体和虚设包埋导电结构。虚设包埋导电结构从衬底的前侧表面延伸到第一点垂直上方的第二点且虚设导电体沿衬底的前侧表面延伸。
像素传感器用于形成方法图像传感器

[发明专利]半导体结构及用于形成半导体结构的方法-CN201911394510.0在审
发明人： 周世培;卢玠甫 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-12-30 - 公布日： 2021-03-05 - 主分类号： H01L27/146 文献下载
摘要：本发明的各种实施例涉及包括设置在半导体衬底内的接垫的半导体结构及用于形成半导体结构的方法。半导体衬底具有后侧表面及与后侧表面相对的前侧表面。半导体衬底的上表面在垂直方向上低于后侧表面。接垫延伸穿过半导体衬底。接垫包括位于半导体衬底的上表面之上的导电主体以及从半导体衬底的上表面上方延伸到前侧表面下方的导电突出部。接垫的顶表面与半导体衬底的后侧表面之间的垂直距离小于导电突出部的高度。第一接垫隔离结构延伸穿过半导体衬底且横向地环绕导电突出部。
半导体结构用于形成方法

[发明专利]半导体器件结构及其制造方法-CN202010124157.0在审
发明人：黄信耀;林政贤;周世培;许慈轩 -专利权人：台湾积体电路制造股份有限公司
申请日： 2020-02-27 - 公布日： 2021-02-09 - 主分类号： H01L27/146 文献下载
摘要：一种包含接合焊盘隔离结构的半导体器件结构。半导体衬底具有背侧表面和与背侧表面相对的前侧表面。接合焊盘延伸穿过半导体衬底。接合焊盘隔离结构设置在半导体衬底内。接合焊盘隔离结构从半导体衬底的前侧表面延伸到背侧表面，并且围绕接合焊盘连续延伸。
半导体器件结构及其制造方法

[发明专利]图像传感器及其形成方法-CN201910602803.7在审
发明人：曹淳凯;卢玠甫;周世培;王子铭 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-07-05 - 公布日： 2020-11-10 - 主分类号： H01L27/146 文献下载
摘要：本发明的各种实施例涉及一种包括光管结构的图像传感器。光侦测器设置在半导体衬底内。栅极电极位于半导体衬底之上且与光侦测器相邻。层级间介电层上覆于半导体衬底。导电接点设置在层级间介电层内，以使得导电接点的底表面低于栅极电极的顶表面。光管结构上覆于光侦测器，以使得光管结构的底表面凹入成低于导电接点的顶表面。
图像传感器及其形成方法

[发明专利]混合接合半导体晶片的3DIC结构与方法-CN201710173055.6有效
发明人：陈如曦;何承颖;庄俊杰;陈升照;周世培;沈卉纹;杨敦年;王俊智;洪丰基;丁世汎 -专利权人：台湾积体电路制造股份有限公司
申请日： 2017-03-22 - 公布日： 2020-08-28 - 主分类号： H01L21/98 文献下载
摘要：本发明实施例提供一种混合接合半导体晶片(wafer)的3DIC结构与方法。改进形成3DIC装置的半导体晶片的混合接合产率的方法包含第一与第二晶片具有在BEOL处理中沉积且图案化的虚设金属与主要金属。虚设金属图案的金属占据任何给定的虚设金属图案区域的表面积约40％至约90％。高虚设金属表面覆盖结合使用插槽传导垫，允许晶片表面的改进的平面化用于混合接合。平面化的晶片具有最小的外形差异，对应于小于约的阶梯高度差异。平面化的第一与第二晶片对准，而后施加热与压力而混合接合；电介质至电介质，RDL至RDL。也可使用光刻控制实现约0.5mm至约1.5mm的WEE，以促进晶片边缘处的外形均匀性。用于混合接合的晶片的改进平面性造成所形成的3DIC装置的改进接合均匀性。
混合接合半导体晶片 dic 结构方法

[发明专利]半导体结构及其制造方法-CN201611189878.X有效
发明人：陈升照;周世培;李名哲;吴国铭;周正贤;蔡正原;杜友伦 -专利权人：台湾积体电路制造股份有限公司
申请日： 2016-12-21 - 公布日： 2020-05-15 - 主分类号： H01L23/498 文献下载
摘要：本揭露实施例提供一种半导体结构及其制造方法。所述半导体结构包括半导体衬底；以及互连件结构，其在所述半导体衬底上方。所述半导体结构也包括接垫，所述接垫在所述半导体衬底中且耦合到所述互连件结构。所述接垫包括两个导电层。
半导体结构及其制造方法

[发明专利]用于形成薄的绝缘体上半导体SOI衬底的方法-CN201910118027.3在审
发明人： 周世培;徐鸿文;卢玠甫;郑有宏;林永隆;蔡敏瑛 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-02-15 - 公布日： 2019-11-01 - 主分类号： H01L21/762 文献下载
摘要：本申请案的各种实施例涉及一种以低成本且以低总厚度变动TTV形成薄的绝缘体上半导体SOI衬底的方法。在一些实施例中，在牺牲衬底上外延形成蚀刻停止层。装置层外延形成于所述蚀刻停止层上且具有不同于所述蚀刻停止层的结晶晶格。将所述牺牲衬底接合到处置衬底，使得所述装置层及所述蚀刻停止层处于所述牺牲衬底与所述处置衬底之间。去除所述牺牲衬底。使蚀刻执行到所述蚀刻停止层中以去除所述蚀刻停止层。使用包括氢氟酸、过氧化氢及乙酸的蚀刻剂来执行所述蚀刻。
衬底蚀刻停止层绝缘体上半导体蚀刻装置层去除乙酸过氧化氢厚度变动结晶晶格接合低成本氢氟酸申请案蚀刻剂

[发明专利]深沟槽隔离及其形成方法-CN201610769404.6有效
发明人：周正贤;曾晓晖;赖志育;周世培;江彦廷;蔡敏瑛 -专利权人：台湾积体电路制造股份有限公司
申请日： 2016-08-30 - 公布日： 2019-08-30 - 主分类号： H01L21/76 文献下载
摘要：本发明涉及一种方法，包括对半导体衬底实施各向异性蚀刻以形成沟槽。该沟槽具有垂直侧壁和连接至垂直侧壁的圆形的底部。实施损坏去除步骤以去除半导体衬底的表面层，表面层暴露于沟槽。蚀刻沟槽的圆形的底部以形成斜直底面。填充沟槽以形成在沟槽中的沟槽隔离区域。本发明实施例涉及深沟槽隔离及其形成方法。
深沟隔离及其形成方法

1
2
下一页»
尾页
共 25 条