“郑有宏”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果35个，建议您升级VIP下载更多相关专利

[发明专利]用于形成绝缘体上半导体（SOI）衬底的方法-CN201910456703.8有效
发明人：吴政达;蔡嘉雄;卢玠甫;刘冠良;周世培;郑有宏;杜友伦 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-05-29 - 公布日： 2023-09-19 - 主分类号： H01L21/762 文献下载
摘要：本申请的各种实施例涉及一种用于形成具有厚器件层和厚绝缘层的绝缘体上半导体(SOI)衬底的方法。在一些实施例中，该方法包括形成覆盖处理衬底的绝缘层，并在牺牲衬底上外延形成器件层。将牺牲衬底接合到处理衬底，使得器件层和绝缘层位于牺牲衬底和处理衬底之间，并且去除牺牲衬底。去除包括对牺牲衬底实施蚀刻直到到达器件层。因为器件层通过外延形成并转移到处理衬底，所以器件层可以形成为具有大的厚度。此外，因为外延不受绝缘层厚度的影响，所以绝缘层可以形成为具有大的厚度。本发明实施例涉及用于形成绝缘体上半导体(SOI)衬底的方法。
用于形成绝缘体上半导体 soi 衬底方法

[发明专利]用于形成薄的绝缘体上半导体SOI衬底的方法-CN202310422820.9在审
发明人：周世培;徐鸿文;卢玠甫;郑有宏;林永隆;蔡敏瑛 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-02-15 - 公布日： 2023-06-30 - 主分类号： H01L21/762 文献下载
摘要：本申请实施例涉及用于形成薄的绝缘体上半导体SOI衬底的方法。本申请案的各种实施例涉及一种以低成本且以低总厚度变动TTV形成薄的绝缘体上半导体SOI衬底的方法。在一些实施例中，在牺牲衬底上外延形成蚀刻停止层。装置层外延形成于所述蚀刻停止层上且具有不同于所述蚀刻停止层的结晶晶格。将所述牺牲衬底接合到处置衬底，使得所述装置层及所述蚀刻停止层处于所述牺牲衬底与所述处置衬底之间。去除所述牺牲衬底。使蚀刻执行到所述蚀刻停止层中以去除所述蚀刻停止层。使用包括氢氟酸、过氧化氢及乙酸的蚀刻剂来执行所述蚀刻。
用于形成绝缘体上半导体 soi 衬底方法

[发明专利]包含外延硅层的半导体装置及其形成方法-CN201811284390.4有效
发明人： 郑有宏;江柏融;陈彦秀;杜友伦 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-10-31 - 公布日： 2023-02-21 - 主分类号： H01L29/06 文献下载
摘要：本发明实施例涉及包含外延硅层的半导体装置和其形成方法。一种制造半导体装置的方法包含：提供衬底，衬底包含第一导电类型的第一半导电区和位于第一半导电区上方的门结构，其中门结构之间的间隙暴露第一半导电区的部分；和从第一半导电区的经暴露部分开始在间隙中形成第二导电类型的第二半导电区。形成第二半导电区包含：在腔中在毗邻于门结构的侧壁周围以第一生长速率生长外延富硅层，第一生长速率大于中心部分处的第二生长速率；和在腔中利用蚀刻剂以第一蚀刻速率在毗邻于门结构的侧壁周围部分地去除外延富硅层，第一蚀刻速率大于中心部分处的第二蚀刻速率。
包含外延半导体装置及其形成方法

[发明专利]用于形成绝缘体上半导体衬底的方法-CN202210221859.X在审
发明人： 郑有宏;李静宜;蔡嘉雄 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-03-09 - 公布日： 2023-01-03 - 主分类号： H01L21/762 文献下载
摘要：本公开提供一种用于形成绝缘体上半导体衬底的方法。所述方法包含以下操作。接纳回收衬底。在所述回收衬底上形成第一多层结构。在所述第一多层结构中形成沟槽。执行横向蚀刻以移除所述沟槽的侧壁的部分以在所述第一多层结构中形成凹槽。用外延层密封所述沟槽及所述凹槽，且在所述第一多层结构中形成潜在开裂界面。在所述第一多层结构上方形成第二多层结构。将所述回收衬底的所述装置层接合到载体衬底上方的绝缘体层。沿所述潜在开裂界面劈裂所述第一多层结构，以将所述回收衬底与所述第二多层结构、所述绝缘体层及所述载体衬底分离。暴露所述装置层。
用于形成绝缘体上半导体衬底方法

[发明专利]复合半导体衬底、半导体装置及其制造方法-CN202211210458.0在审
发明人：蔡敏瑛;吴政达;郑有宏;杜友伦 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-10-24 - 公布日： 2022-11-29 - 主分类号： H01L27/12 文献下载
摘要：本发明实施例揭露复合半导体衬底、半导体装置及其制造方法。一种复合半导体衬底，其包含半导体衬底、氧掺杂结晶半导体层及绝缘层。所述氧掺杂结晶半导体层在所述半导体衬底上方，且所述氧掺杂结晶半导体层包含结晶半导体材料及多种氧掺杂剂。所述绝缘层在所述氧掺杂结晶半导体层上方。
复合半导体衬底装置及其制造方法

[发明专利]形成绝缘体上硅结构的方法-CN201911205419.X有效
发明人： 郑有宏;陈步芳;吴政达;江柏融;李汝谅;卢一斌;陈彦秀;杜友伦;叶玉隆;林诗杰 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-11-29 - 公布日： 2022-09-23 - 主分类号： H01L21/762 文献下载
摘要：本申请的各个实施例涉及一种形成具有杂质竞争层的绝缘体上硅(SOI)器件的方法以及SOI结构，以在退火工艺期间吸收潜在的污染物金属颗粒。在一些实施例中，在伪衬底上形成杂质竞争层。在支撑衬底上方形成绝缘层。将伪晶圆的前侧接合到绝缘层。执行退火工艺，其中杂质竞争层从伪衬底的上部吸收金属。然后，去除包括杂质竞争层的伪衬底的主要部分，在绝缘层上留下伪衬底的器件层。本发明的实施例还涉及形成绝缘体上硅结构的方法。
形成绝缘体结构方法

[发明专利]集成芯片及其形成方法-CN202210041224.1在审
发明人： 郑有宏;李静宜;方钰翔;夏于耀;蔡敏瑛 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-01-14 - 公布日： 2022-09-02 - 主分类号： H01L27/146 文献下载
摘要：本公开实施例涉及一种用于形成集成芯片的方法，包括：在衬底内形成包括第一掺杂类型的多个图像感测元件；实行第一移除工艺以在衬底内形成多个深沟槽，多个深沟槽将所述多个图像感测元件彼此隔开；实行外延生长工艺以在多个深沟槽内形成包括第一材料的隔离外延前体且在多个深沟槽内及隔离外延前体的多个侧壁之间形成包括第二材料的光吸收层，第二材料不同于第一材料；对光吸收层及隔离外延前体实行掺质活化工艺，以形成包括与第一掺杂类型相反的第二掺杂类型的掺杂隔离层；以及利用隔离填充结构来填充多个深沟槽的多个剩余部分。
集成芯片及其形成方法

[发明专利]集成芯片及其形成方法-CN202110984748.X在审
发明人： 郑有宏;李静宜 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-08-24 - 公布日： 2022-07-05 - 主分类号： H01L27/146 文献下载
摘要：本公开实施例涉及一种集成芯片及其形成方法，集成芯片包括：衬底、第一图像感测元件及第二图像感测元件以及背侧深沟槽隔离(BDTI)结构。第一图像感测元件及第二图像感测元件彼此紧邻着布置在衬底之上，且具有第一掺杂类型。背侧深沟槽隔离结构布置在第一与第二图像感测元件之间，且包括第一隔离外延层、第二隔离外延层以及隔离填充结构。第一隔离外延层设定BDTI结构的最外侧壁且具有第一掺杂类型。第二隔离外延层沿着第一隔离外延层的内侧壁布置且具有与第一掺杂类型不同的第二掺杂类型。隔离填充结构填充在第二隔离外延层的内侧壁之间。
集成芯片及其形成方法

[发明专利]图像传感器的形成方法、CMOS图像传感器及其形成方法-CN201910185176.1有效
发明人： 郑有宏;丁世泛;江彦廷;杜友伦;蔡敏瑛 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-03-12 - 公布日： 2022-06-24 - 主分类号： H01L27/146 文献下载
摘要：在一些实施例中，提供了一种图像传感器的形成方法。该方法包括在半导体衬底中形成多个沟槽，其中，沟槽从半导体衬底的背侧延伸到半导体衬底中。在沟槽的下表面、沟槽的侧壁和半导体衬底的背侧上形成包括掺杂剂的外延层，其中，掺杂剂具有第一掺杂类型。将掺杂剂驱入半导体衬底中以沿外延层形成具有第一掺杂类型的第一掺杂区，其中，第一掺杂区将具有与第一掺杂类型相对的第二掺杂类型的第二掺杂区与沟槽的侧壁分离并且与半导体衬底的背侧分离。在半导体衬底的背侧上方形成介电层，其中，介电层填充沟槽以形成背侧深沟槽隔离结构。本发明的实施例还提供了CMOS图像传感器及其形成方法。
图像传感器形成方法 cmos 及其

[发明专利]用于形成薄绝缘体上半导体(SOI)衬底的方法-CN201910382802.6有效
发明人：吴政达;蔡嘉雄;卢玠甫;曾国华;周世培;郑有宏;杜友伦 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-05-09 - 公布日： 2022-06-10 - 主分类号： H01L21/762 文献下载
摘要：本申请的各种实施例涉及一种用于形成薄绝缘体上半导体(SOI)衬底而没有注入辐射和/或等离子体损坏的方法。在一些实施例中，在牺牲衬底上外延形成器件层，并在器件层上形成绝缘层。例如，绝缘层可形成为带负电荷或中性电荷的净电荷。牺牲衬底与操作衬底接合，从而器件层和绝缘层位于牺牲衬底和操作衬底之间。去除牺牲衬底，并循环减薄器件层，直到器件层具有目标厚度。每个减薄循环均包括氧化器件层的一部分并去除由氧化产生的氧化物。本发明的实施例还涉及用于形成薄绝缘体上半导体(SOI)衬底的方法。
用于形成绝缘体上半导体 soi 衬底方法

[发明专利]半导体结构及其制造方法-CN201611225663.9有效
发明人： 郑有宏;周世培;杜友伦;亚历山大·卡尔尼茨基;林东毅;陈韦立 -专利权人：台湾积体电路制造股份有限公司
申请日： 2016-12-27 - 公布日： 2022-02-18 - 主分类号： H01L21/768 文献下载
摘要：本发明的提供了半导体结构，其包括：包括第一表面和第二表面的半导体器件层，其中第一表面位于半导体器件层的前侧处，并且第二表面位于半导体器件层的后侧处；位于半导体器件的第二表面之上的绝缘层；以及穿过绝缘层的硅通孔(TSV)。也提供了半导体结构的制造方法。
半导体结构及其制造方法

[发明专利]半导体器件及其形成方法-CN202110747971.2在审
发明人： 郑有宏;张煜群;李静宜;李汝谅 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-07-02 - 公布日： 2021-11-19 - 主分类号： H01L27/12 文献下载
摘要：本文公开了用于高压绝缘体上半导体器件的深沟槽隔离结构。示例性深沟槽隔离结构围绕绝缘体上半导体衬底的有源区域。深沟槽隔离结构包括第一绝缘体侧壁间隔件、第二绝缘体侧壁间隔件以及设置在第一绝缘体侧壁间隔件和第二绝缘体侧壁间隔件之间的多层含硅隔离结构。多层含硅隔离结构包括设置在底部硅部分上方的顶部多晶硅部分。底部多晶硅部分由选择性沉积工艺形成，而顶部多晶硅部分由非选择性沉积工艺形成。在一些实施例中，底部硅部分掺杂有硼。本发明的实施例还涉及半导体器件及其形成方法。
半导体器件及其形成方法

[发明专利]绝缘层上半导体基板与其形成方法-CN201811269495.2有效
发明人： 郑有宏;许咏恩;陈龙;吴政达;杜友伦;蔡维恭;杨明哲 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-10-29 - 公布日： 2021-08-31 - 主分类号： H01L21/02 文献下载
摘要：本公开一些实施例关于形成绝缘层上半导体基板的方法。方法可包括外延形成硅锗层于牺牲基板上，以及外延形成第一主动层于硅锗层上。第一主动层的组成不同于硅锗层的组成。翻转牺牲基板，并将第一主动层接合至第一基板上的介电层上表面上。移除牺牲基板与硅锗层，并蚀刻第一主动层以定义外侧侧壁并露出介电层上表面的外侧边缘。外延形成第二主动层于第一主动层上，以形成相连的主动层。第一主动层与第二主动层具有实质上相同的组成。
绝缘上半导体与其形成方法

[发明专利]半导体结构与图像传感器及其形成方法-CN202011228556.8在审
发明人：李汝谅;郑有宏;杜友伦 -专利权人：台湾积体电路制造股份有限公司
申请日： 2020-11-06 - 公布日： 2021-08-17 - 主分类号： H01L27/146 文献下载
摘要：半导体结构与图像传感器及其形成方法包括可在半导体衬底的前侧上形成光电探测器、晶体管及金属内连结构。通过各向异性刻蚀工艺朝半导体衬底的前侧穿过背侧表面形成沟槽，各向异性刻蚀工艺提供具有大于0.5纳米的第一均方根表面粗糙度的垂直或锥形表面。通过在低于摄氏500度的生长温度下对沟槽的垂直或锥形表面执行外延生长工艺来沉积单晶半导体衬层。单晶半导体衬层的在实体上被暴露出的侧表面可具有小于0.5纳米的第二均方根表面粗糙度。可在实体上被暴露出的侧表面上形成具有均匀厚度的至少一介电金属氧化物衬层，以提供均匀的带负电的膜，其可被有利地用于减少暗电流及白色像素。
半导体结构图像传感器及其形成方法

[发明专利]图像传感器及其形成方法-CN202011514528.2在审
发明人： 郑有宏;郭俊聪;卢玠甫;蔡敏瑛;许乔竣;李静宜 -专利权人：台湾积体电路制造股份有限公司
申请日： 2020-12-21 - 公布日： 2021-07-13 - 主分类号： H01L27/146 文献下载
摘要：本公开涉及一种具有被背面深沟槽隔离(BDTI)结构包围的光电二极管的图像传感器以及一种相关联的形成方法。在一些实施例中，多个像素区域被放置在图像感测管芯内，并且分别包括光电二极管，该光电二极管被配置为将辐射转换成电信号。光电二极管包括被光电二极管掺杂层包围的第一掺杂类型的光电二极管掺杂柱，该光电二极管掺杂层具有不同于第一掺杂类型的第二掺杂类型。BDTI结构被放置在相邻像素区域之间并且从图像感测管芯的背面延伸到光电二极管掺杂层内的位置。BDTI结构包括第二掺杂类型的掺杂衬垫和介电填充层。掺杂衬垫给介电填充层的侧壁表面加衬。
图像传感器及其形成方法

1
2
3
下一页»
尾页
共 35 条