专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果1595个,建议您升级VIP下载更多相关专利
  • [发明专利]动态随机存取内存及其操作方法-CN202210278388.6在审
  • 颜农 - 南亚科技股份有限公司
  • 2022-03-21 - 2023-05-05 - G11C11/406
  • 本发明提供一种动态随机存取内存(DRAM)及其操作方法。DRAM包括存储单元数组、温度传感器以及刷新逻辑电路。温度传感器感测DRAM的温度。刷新逻辑电路基于内存控制器所发出的刷新命令而进入tRFC,以对存储单元数组的至少一个存储单元行进行自动刷新操作。在温度控制刷新模式中,刷新逻辑电路依据温度传感器的温度感测结果对应调整在tRFC中多个tRAS时段的个数。在细粒度刷新模式中,刷新逻辑电路依据内存控制器所规定的粒度对应调整在tRFC中这些tRAS时段的个数。
  • 动态随机存取内存及其操作方法
  • [发明专利]半导体元件结构及其制备方法-CN202210699856.7在审
  • 简荣兴 - 南亚科技股份有限公司
  • 2022-06-20 - 2023-05-05 - H01L23/48
  • 本公开提供一种具有堆叠式导电插塞的半导体元件结构及其制备方法。该半导体元件结构更包括设置在该第一介电质层中的一第一导电插塞。该第一导电插塞的一上部延伸到该第二介电质层中。该半导体元件结构更包括设置在该第二介电质层中并覆盖该第一导电插塞该上部的一顶部表面和一侧壁的一硅化物层,以及设置在该第二介电质层中并直接设置在该第一导电插塞和该硅化物层上的一第二导电插塞。
  • 半导体元件结构及其制备方法
  • [发明专利]电子熔线控制电路、半导体元件及其制备方法-CN202210699852.9在审
  • 杨吴德 - 南亚科技股份有限公司
  • 2022-06-20 - 2023-05-05 - G11C17/16
  • 本公开提供一种电子熔线控制电路、一种半导体元件和一种具有电子熔线控制电路的半导体元件的制备方法。该电子熔线控制电路包括编程电压垫、熔线器元件、锁存器、操作开关单元、电阻器选择垫和接合选项单元。熔线器元件包括与编程电压垫耦合的第一端,和第二端。操作开关单元在编程操作期间在熔线器元件的第二端和接地端之间形成电性连接,并在读取操作期间在熔线器元件的第二端和锁存器的输入端之间形成电性连接。每个接合选项单元包括电阻器和选择开关,串联在锁存器的输入端和电阻器选择垫之间。
  • 电子控制电路半导体元件及其制备方法
  • [发明专利]低压降稳压器及其控制方法-CN202110493249.0有效
  • 徐浩桓;颜琳臻 - 南亚科技股份有限公司
  • 2021-05-07 - 2023-05-05 - G05F1/56
  • 本发明公开了一种低压降稳压器及其控制方法,低压降稳压器包含放大器、第一晶体管、第二晶体管以及交换器。第二晶体管耦接于放大器以及第一晶体管。交换器耦接于第一晶体管,其中当低压降稳压器的供电电压值低于供电电压阈值,交换器的第一路径被选择且第一交换器电压值被传送至第一晶体管以完全导通第一晶体管,且低压降稳压器的输出电压值相等于供电电压值,其中当供电电压值不低于供电电压阈值,交换器的第二路径被选择且第二交换器电压值被传送至第一晶体管以关闭第一晶体管,且输出电压值是由第二晶体管以及放大器所调整。本发明在供电电压值接近目标低压降稳压器输出电压值时维持低压降稳压器输出电压值。
  • 低压稳压器及其控制方法
  • [发明专利]制作半导体的方法-CN202210112335.7在审
  • 慎志轩 - 南亚科技股份有限公司
  • 2022-01-29 - 2023-05-02 - H01L21/768
  • 一种制作半导体的方法包含:提供堆叠结构,堆叠结构包含第一氧化层、第二氧化层以及堆叠在第一氧化层以及第二氧化层之间的金属层;形成遮罩层在第二氧化层上;通入混和气体至堆叠结构,其中混和气体包含至少两碳氢化合物以及氧气;以及通过遮罩层对堆叠结构执行脉冲等离子体工艺,以图案化第二氧化层并通过经图案化的第二氧化层暴露金属层。其功效在于提升通孔侧壁的笔直性。
  • 制作半导体方法
  • [发明专利]动态随机存取内存及其操作方法-CN202210268730.4在审
  • 颜农 - 南亚科技股份有限公司
  • 2022-03-18 - 2023-04-28 - G11C11/406
  • 本发明提供一种动态随机存取内存(DRAM)及其操作方法。DRAM包括存储单元数组、刷新计数器、行干扰逻辑电路以及刷新逻辑电路。存储单元数组包括多个存储单元行。刷新计数器提供目前刷新字符线地址。行干扰逻辑电路提供受害字符线地址。刷新逻辑电路在tRFC中的第一子期间使用目前刷新字符线地址去刷新目标行,以进行自动刷新操作。刷新逻辑电路在相同tRFC中的第二子期间使用受害字符线地址去刷新受害行以进行行干扰保护。
  • 动态随机存取内存及其操作方法
  • [发明专利]半导体元件及其制备方法-CN202210618476.6在审
  • 黄则尧 - 南亚科技股份有限公司
  • 2022-06-01 - 2023-04-28 - H01L23/538
  • 本公开提供一种半导体元件及其制备方法。该半导体元件包括一第一芯片,其包括:一第一中间介电层,位于一第一基板上;一插塞结构,位于该第一中间介电层中且电性耦合至该第一芯片的一功能单元;一第一重分布层,位于该第一中间介电层上且远离该插塞结构;一第一较低接合垫,位于该第一重分布层上;以及一第二较低接合垫,位于该插塞结构上。该半导体元件还包括位于该第一芯片上的一第二芯片,其包括:一第一较高接合垫,位于该第一较低接合垫上;一第二较高接合垫,位于该第二较低接合垫上;以及多个存储单元,电性耦合至该第一较高接合垫和该第二较高接合垫。
  • 半导体元件及其制备方法
  • [发明专利]半导体元件结构及其制备方法-CN202210593600.8在审
  • 丘世仰 - 南亚科技股份有限公司
  • 2022-05-27 - 2023-04-28 - H01L29/06
  • 本公开提供一种半导体元件结构及其制备方法。该半导体元件结构包括一第一基底、一第一井区、一第一栅极结构、一第二栅极结构、一第一掺杂区以及一第一导电特征。该基底具有一第一表面和与该第一表面相对的一第二表面。该第一井区位于该第一基底中。该第一井区具有一第一导电类型。该第一栅极结构设置在该第二表面上。该第二栅极结构设置在该第二表面上。该第一掺杂区具有不同于该第一导电类型的一第二导电类型。该第一掺杂区经设置在该第一栅极结构和该第二栅极结构之间。该第一导电特征在该第一基底的该第一表面和该第一掺杂区之间延伸。
  • 半导体元件结构及其制备方法
  • [发明专利]封装后修复方法及封装后修复装置-CN201910921238.0有效
  • 许庭硕;沈志玮 - 南亚科技股份有限公司
  • 2019-09-27 - 2023-04-28 - G11C29/44
  • 本发明公开了一种封装后修复方法及封装后修复装置,封装后修复(PPR)方法包含以下步骤:接收第一PPR信号以及第二PPR信号,其中第一PPR信号对应于第一PPR模式,且第二PPR信号对应于第二PPR模式;以及依据第一PPR信号以及第二PPR信号产生第一有效信号以及第二有效信号,其中当第一PPR信号以及第二PPR信号均包含致能信息时,第一有效信号以及第二有效信号中只有一个包含有效信息。当第一有效信号包含有效信息时,第一PPR模式被执行,以及当第二有效信号包含有效信息时,第二PPR模式被执行。本发明所述的封装后修复方法可防止同时接收执行不同操作的指令时产生错误。
  • 封装修复方法装置
  • [发明专利]半导体结构的制造与测量系统-CN202210610875.8在审
  • 郑正达;黄祖文 - 南亚科技股份有限公司
  • 2022-05-31 - 2023-04-25 - H01L21/66
  • 本公开提供一种多个半导体结构的制造与测量系统。该系统包括一处理腔室以及一测量元件。该处理腔室经配置以执行下列操作:形成一第一鳍片阵列在一晶圆的一晶粒的一区块;以及形成一第二鳍片阵列在该第一鳍片阵列上。该测量元件经配置以在该晶圆上执行一图案晶圆几何测量,以获得该第一鳍片阵列的一第一鳍片以及该第二鳍片阵列的一第一鳍片之间的一位移,且还经配置以依据该位移而确定该晶圆的一状态。
  • 半导体结构制造测量系统
  • [发明专利]半导体结构的制造与测量方法-CN202210604098.6在审
  • 郑正达;黄祖文 - 南亚科技股份有限公司
  • 2022-05-30 - 2023-04-25 - H01L21/66
  • 本公开提供一种多个半导体结构的制造与测量方法。该方法包括下列步骤:接收一晶圆,该晶圆具有多个晶粒;分别形成该多个半导体结构在每一个晶粒的多个区块中,其中每一个半导体结构具有一第一鳍片阵列以及一第二鳍片阵列,该第二鳍片阵列位在该第一鳍片阵列上方;在该晶圆上执行一图案晶圆几何测量,以获得在该第一鳍片阵列的一第一鳍片与该第二鳍片阵列的一第一鳍片之间的一位移;以及依据该位移而确定该晶圆的一状态。
  • 半导体结构制造测量方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top