[发明专利]半导体结构及其制造方法有效
| 申请号： | 201910440412.X | 申请日： | 2019-05-24 |
| 公开（公告）号： | CN111354630B | 公开（公告）日： | 2023-05-05 |
| 发明（设计）人： | 庄英政 | 申请（专利权）人： | 南亚科技股份有限公司 |
| 主分类号： | H01L21/033 | 分类号： | H01L21/033;H01L21/027;H01L29/06 |
| 代理公司： | 隆天知识产权代理有限公司 72003 | 代理人： | 傅磊;黄艳 |
| 地址： | 中国台*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本公开公开一种半导体结构及其制造方法。该半导体结构包括一基部、多个岛，以及一隔离层。该多个岛中的至少一个包括从该基部的一上表面延伸的一支柱、连接到该支柱的一突起、设置在该突起上方的一封盖层、以及设置在该突起和该封盖层的一侧壁上的一钝化衬垫。该隔离层围绕该岛。 | ||
| 搜索关键词： | 半导体 结构 及其 制造 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于南亚科技股份有限公司，未经南亚科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910440412.X/，转载请声明来源钻瓜专利网。
- 同类专利
- 半导体元件的制备方法-202211534063.6
- 潘威祯 - 南亚科技股份有限公司
- 2022-12-01 - 2023-10-17 - H01L21/033
- 本申请公开一种半导体元件的制备方法，包括提供一基底；在该基底上形成一介电质层；以一第一遮罩层作为遮罩在该介电质层中形成一通孔开口；形成一不合格硬遮罩层以填充该通孔开口；在该不合格硬遮罩层上形成一第二遮罩层；去除该第二遮罩层与该不合格硬遮罩层；形成一底层填充层以填充该通孔开口；在该底层填充层上形成一顶部硬遮罩层；在该顶部硬遮罩层上形成一第三遮罩层；以该第三遮罩层作为遮罩对该顶部硬遮罩层定图形(patterning)；以该顶部硬遮罩层作为遮罩在该介电质层中形成一沟渠开口；以及在该通孔开口中形成一通孔并在该沟渠开口中形成一沟渠。
- 有源区阵列的形成方法-202010303267.3
- 刘志拯 - 长鑫存储技术有限公司
- 2020-04-17 - 2023-10-17 - H01L21/033
- 本发明涉及一种有源区阵列的形成方法，包括：提供衬底，在衬底的表面形成第一硬掩膜层；采用复合蚀刻工艺图形化第一硬掩膜层，以在第一硬掩膜层中形成有源区遮挡层，且有源区遮挡层的图形与待形成的有源区阵列的图形相匹配，其中，复合蚀刻工艺包括至少两道图形化工艺和至少一道图形转移工艺；去除剩余的第一硬掩膜层；通过有源区遮挡层在衬底中形成有源区阵列。本发明通过将分步形成于不同层中的部分有源区遮挡层合并转移至第一硬掩膜层中，从而有效避免了在同一层中同时形成密集图形时容易产生的各种缺陷问题，进而降低了有源区阵列的制备难度，提高了存储器的制备良率。
- 掩膜版及三重图形化的方法-201911423432.2
- 吴维维;王兴荣;陆思远 - 中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
- 2019-12-30 - 2023-10-17 - H01L21/033
- 一种掩膜版及三重图案化的方法，所述掩膜版包括第一、第二和第三掩膜版；第一掩膜版包括第一矩形窗口图形；所述第二掩膜版包括第二矩形窗口图形；所述第三掩膜版包括第三非矩形窗口图形；所述第一矩形窗口、第二矩形窗口和第三矩形窗口图形拼接构成预设的目标非矩形窗口；所述目标非矩形窗口用于定义衬底表面待刻蚀去除鳍部的区域。上述的方案，可以避免光刻过程中L形拐角处的圆角化(corner rounding)现象影响到鳍部的预定非矩形图案的实际尺寸，故可以提高后续形成器件的性能。
- 图案化方法及半导体结构-202110898137.3
- 曹新满;刘忠明;张家云 - 长鑫存储技术有限公司
- 2021-08-05 - 2023-10-10 - H01L21/033
- 本发明公开一种图案化方法及半导体结构，图案化方法包括：提供衬底；在衬底上形成目标刻蚀层；在目标刻蚀层上形成具有第一图案的图形转移层；在图形转移层内形成第二图案，其中，第二图案的边界与第一图案的边界不重合；以图形转移层为掩膜，刻蚀目标刻蚀层。
- 一种特征图形处理方法、沟道结构及四氯化硅使用方法-202310919129.1
- 吉斌斌;吴长明;冯大贵;余鹏;孙建;周乾;李安东 - 华虹半导体（无锡）有限公司
- 2023-07-25 - 2023-10-03 - H01L21/033
- 本发明实施例公开了一种特征图形处理方法、沟道结构及四氯化硅使用方法；于工件预设厚度的图形、图形对应的沟槽侧边构造一调整结构，即第三介质层（030），并通过改变其厚度来实现对工件特征尺寸的干预；其中，第三介质层（030）的厚度，即第三厚度的增加促使特征图形的目标线宽或关键尺寸CD（Critical Dimension），亦即第九宽度（090）获得减小的趋势；进而克服了相关技术中关键尺寸CD与参考尺寸或基准尺寸BL（BaseLine）不匹配的技术问题；同时，其沟道结构亦给出了实现上述过程的核心构造；相应地，第三介质层（030）可采用沉积的氧化层承担，而四氯化硅的使用方法在上述过程的实现中也达成了同样的发明构思；在预设的组分配比下，将进一步改进特征图形的处理效率。
- 一种基于MOCVD的垂直GaN器件的掩膜钝化层生长方法-202310932424.0
- 祝庆;冯文军 - 福州镓谷半导体有限公司
- 2023-07-27 - 2023-09-29 - H01L21/033
- 本发明涉及GaN器件的掩膜钝化层生长技术领域,公开了一种基于MOCVD的垂直GaN器件的掩膜钝化层生长方法，本发明在制作垂直GaN器件的掩膜钝化层时，可以不用将器件堆从MOCVD反应器中取出，能直接在MOCVD中直接对器件堆进行掩膜钝化层制作，这样可以避免垂直GaN器件从MOCVD中取出而产生颗粒或者划伤；另外由于提前在MOCVD中在器件堆的顶面制作了掩膜钝化层，在降温时不用担心GaN表面被刻蚀分解；最后由于掩膜钝化层和GaN层均在高温下生长，掩膜钝化层和GaN层的匹配性好，不会因为热膨胀或者热收缩导致器件出现撕裂等问题。
- 硬掩膜的制作方法及存储器-202310872167.6
- 范晓飞;马晓姿;刘宏喜;曹凯华;王戈飞 - 致真存储（北京）科技有限公司
- 2023-07-17 - 2023-09-29 - H01L21/033
- 本发明涉及一种硬掩膜的制作方法及存储器。硬掩膜的制作方法包括：在目标介质层上沉积牺牲层；在牺牲层上形成具有器件图形的光刻胶层；控制刻蚀条件，基于器件图形在牺牲层刻蚀形成底部尺寸小于顶部尺寸的沉孔；去除牺牲层表面的光刻胶层，并沉积金属层，且使金属层充满所述沉孔；平坦化处理沉积有金属层的牺牲层至目标位置；去除牺牲层，获得由剩余的金属层构成的硬掩膜。通过本发明获得的硬掩膜是在尺寸小于器件图形的沉孔的底部形成，宽度尺寸较小，且硬掩膜的尺寸由沉孔底部的尺寸决定，不受光刻机分辨率的限制，通过控制刻蚀条件控制刻蚀的沉孔底部的尺寸，可获得较小宽度尺寸的硬掩膜，满足器件微缩化的需求。
- 一种硬掩模结构及制作方法-202210269500.X
- 金志勋 - 成都高真科技有限公司
- 2022-03-18 - 2023-09-26 - H01L21/033
- 本发明实施例提供一种硬掩模结构及制作方法。硬掩模结构包括：光刻胶层，通过光刻胶暴光后形成图形样式；氮氧化硅层，氮氧化硅层的一侧与光刻胶层的一侧连接；掩模层，掩模层的一侧与氮氧化硅层的另一侧连接；以及图案制作层，图案制作层的一侧与致密碳层的另一侧连接。制作方法，包括：在图案制作层上制作掩模层；在掩模层上制作氮氧化硅层；在氮氧化硅层上制作光刻胶层。本发明实施例通过光刻胶层、氮氧化硅层、掩模层和图案制作层；实现了提升光刻胶下部与氮氧化硅膜同样可以起到硬掩模作用的层的界面特性及图形样式的形成性能，从而实现图案的精密或深度加工。
- 掩膜结构及制备方法、用途-202210732175.6
- 付英春;司朝伟;何凡;韩国威;许玉洁;赵永梅;宁瑾;杨富华 - 北京智芯微电子科技有限公司;中关村芯海择优科技有限公司;中国科学院半导体研究所
- 2022-06-23 - 2023-09-19 - H01L21/033
- 本公开提供了一种掩膜结构及制备方法、用途，该掩膜结构包括：衬底层；器件安置区，为衬底层上的通孔结构；掩膜层，掩膜层位于衬底层的上方，掩膜层内包含镂空区，镂空区位于器件安置区的上方。
- 半导体结构的制造方法-202310894540.8
- 邱少稳 - 长鑫科技集团股份有限公司
- 2023-07-19 - 2023-09-15 - H01L21/033
- 本公开实施例涉及半导体领域，提供一种半导体结构的制造方法，包括：提供基底；在基底上形成目标层和图形转移层；形成位于图形转移层表面的第一掩膜层；形成覆盖第一子图形侧壁的牺牲层；形成填充牺牲层之间间隙的填充层；形成遮挡层，若沿垂直于基底表面的方向去除遮挡层暴露出的牺牲层以及牺牲层下方的图形转移层，则遮挡层的边界落填充层的顶面或者落在第一掩膜层的顶面；若沿垂直于基底表面的方向去除遮挡层暴露出的填充层和第一掩膜层以及填充层和第一掩膜层下方的图形转移层，则遮挡层的边界落在牺牲层的顶面；以刻蚀后的图形转移层作为刻蚀图案刻蚀目标层。本公开实施例提供的半导体结构的制造方法可以改善双重图案化工艺中图形缺陷。
- 一种半导体结构的制备方法及半导体结构-202210209445.5
- 陈龙阳;白世杰;刘忠明;于业笑;周贤国;赵彬 - 长鑫存储技术有限公司
- 2022-03-04 - 2023-09-12 - H01L21/033
- 本公开实施例提供一种半导体结构的制备方法和半导体结构。其中，所述制备方法包括：提供待处理结构，所述待处理结构包括衬底、层叠设置于所述衬底上方的蚀刻目标层、底部掩膜层和第一掩膜层；图案化所述第一掩膜层形成第一图案，所述第一图案暴露部分所述底部掩膜层；在所述第一掩膜层的侧壁上形成具有竖直侧壁形貌的间隔件；去除所述第一掩膜层；采用填充层填充所述间隔件之间的间隙，其中，所述间隔件的材料和所述填充层的材料具有高蚀刻选择比；去除所述间隔件。
- 用于光刻胶粘附和剂量减少的底层-202310506176.3
- 薛君;玛丽·安妮·马努姆皮尔;李达;萨曼塔·S·H·坦;游正义 - 朗姆研究公司
- 2021-01-11 - 2023-09-05 - H01L21/033
- 本公开一般涉及包括底层和成像层的图案化结构，及其方法和设备。在特定实施方案中，底层提供成像层的辐射吸收率和/或图案化性能的增加。
- 掩膜及其制造方法、约瑟夫森结的制造方法-202310737296.4
- 请求不公布姓名;请求不公布姓名;请求不公布姓名;张辉 - 本源量子计算科技（合肥）股份有限公司
- 2023-06-19 - 2023-09-01 - H01L21/033
- 本发明公开了一种掩膜及其制造方法、约瑟夫森结的制造方法。掩膜包括：第一光刻胶层，用于形成在衬底上，第一光刻胶层形成有贯通的窗口；第二光刻胶层，形成于第一光刻胶层上，第二光刻胶层对应窗口的区域内形成有连通窗口且互不连通的第一沟槽和第二沟槽，第二沟槽的端面朝向第一沟槽的侧面。约瑟夫森结的制造方法使用了该掩膜或掩膜的制造方法形成的掩膜，在制造约瑟夫森结时，通过第一沟槽进行直蒸发形成第一超导层，再通过第二沟槽进行斜蒸发形成位于至少部分势垒层上的第二超导层。本发明能够使势垒层的厚度和超导层的线宽更均匀，进而使约瑟夫森结的常温电阻更均匀。
- 一种消除刻蚀残留的方法及该方法制得的衬底结构-202310796353.6
- 何喜炘 - 福建福顺微电子有限公司
- 2023-06-30 - 2023-09-01 - H01L21/033
- 本发明公布一种消除刻蚀残留的方法及该方法制得的衬底结构，包括如下步骤：提供一衬底，所述衬底的上表面设置有台阶；在衬底上制作牺牲层，所述牺牲层覆盖所述台阶；以及利用干法刻蚀的方式反刻所述牺牲层，去除位于所述台阶上表面上的所述牺牲层，在所述台阶的两侧形成有斜坡结构，所述斜坡结构连接所述台阶的上表面和所述衬底的上表面。上述技术方案制作斜坡结构，斜坡结构连接台阶的上表面和衬底的上表面，可以减缓下一道制程的垂直高度，可以消除刻蚀残留。
- 半导体结构及其形成方法-202210167412.9
- 邵柏竣;陈世贤;余秉隆 - 华邦电子股份有限公司
- 2022-02-23 - 2023-09-01 - H01L21/033
- 本发明公开了一种半导体结构及其形成方法，其中半导体结构包括：基板；目标层，位于基板上；以及具有IV‑A族元素掺杂的硬遮罩层，位于目标层上，其中，硬遮罩层中的sp3轨域的键结数量大于sp2轨域的键结数量。本发明实施例提供具有IV‑A族元素掺杂的硬遮罩层的半导体结构及其形成方法，可以避免膜层及膜层之间的缺陷，以改善半导体结构的可靠度及工艺裕度且提升所得的半导体装置的性能。
- 半导体元件结构的制备方法-202211376271.8
- 许平 - 南亚科技股份有限公司
- 2022-11-04 - 2023-08-22 - H01L21/033
- 本公开提供一种半导体元件结构的制备方法，包括形成一目标层在一半导体基底上；以及形成多个第一遮罩图案在该目标层上。该制备方法亦包括形成一加衬层，共形地覆盖该多个第一遮罩图案及该目标层；以及形成一第一开口在该加衬层上且在该多个第一遮罩图案之间。该制备方法还包括以一第二遮罩图案填满该第一开口；以及使用所述第一遮罩图案与该第二遮罩图案当作一遮罩在该加衬层及该目标层上进行一蚀刻制程以形成多个第二开口于该目标层中。
- 半导体结构及其形成方法-202310471059.8
- 韩继武;周闻天 - 上海华虹宏力半导体制造有限公司
- 2023-04-27 - 2023-08-22 - H01L21/033
- 本发明提供了一种半导体结构的形成方法，其可以先在半导体衬底的表面的中间区域上自下而上依次形成衬垫氧化层和第一硬掩膜层，同时暴露出所述半导体衬底的边缘区域所对应的表面，然后，在利用局部氧化工艺，在所述暴露出的所述半导体衬底的边缘区域上形成边缘保护物层(即二氧化硅)，之后，在对边缘区域形成有所述二氧化硅的边缘保护物层的半导体衬底进行后续的沟槽刻蚀、清洗等工艺，以通过将半导体衬底的边缘区域(晶边)的硅材料先转变成在后续沟槽刻蚀过程中不会被刻蚀的氧化硅之后，再对其进行刻蚀工艺，从而起到了包含晶圆边缘的硅材料，即减小晶圆边缘的硅材料发生损耗的目的，最终保证了形成的半导体结构的完整性。
- 硬掩模层的移除方法-202210132873.2
- 冯森茂;任明轩;黄世贤;谈文毅 - 联芯集成电路制造(厦门)有限公司
- 2022-02-14 - 2023-08-22 - H01L21/033
- 本发明公开一种硬掩模层的移除方法，包含提供一栅极，一硬掩模层覆盖并接触栅极的上表面，两个间隙壁结构分别接触栅极的两侧，两个第一间隙壁分别位于各个间隙壁结构上，然后，进行一湿蚀刻制作工艺以移除硬掩模层以及第一间隙壁并且保留间隙壁结构，其中湿蚀刻制作工艺所使用的蚀刻剂的氮化硅对氧化硅的蚀刻选择比大于90，蚀刻剂包含硅酸(Si(OH)
- 掩膜版版图的修正方法及掩膜版版图-202010280503.4
- 郑二虎;张冬平;洪中山 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2020-04-10 - 2023-08-18 - H01L21/033
- 一种掩膜版版图的修正方法和掩膜版版图，其中，所述修正方法包括：形成第一掩膜版版图，所述第一掩膜版版图包括若干沿第一方向延伸的第一图形；获取第二掩膜版版图信息，所述第二掩膜版版图信息包括第二掩膜版版图，所述第二掩膜版版图包括沿第二方向延伸的若干第二图形，并且，将所述第一掩膜版版图与所述第二掩膜版版图重叠后，所述第二图形横跨1个以上所述第一图形，所述第二方向与所述第一方向互相垂直；根据所述第二掩膜版版图信息，对若干所述第一图形进行补偿修正。从而，提高了半导体结构的性能。
- 硼膜的除去方法和硼膜的图案形成方法-201810602823.X
- 渡部佳优;冈正浩;上田博一 - 东京毅力科创株式会社
- 2018-06-05 - 2023-08-18 - H01L21/033
- 本发明提供能够容易地除去硼膜并且能够局部选择性地除去微小部分的硼膜的除去方法和能够形成硼膜的微小图案的图案形成方法。包括：在氧化气氛下对通过CVD形成于基片上的硼膜整体地或者局部地进行热处理，使经过热处理的部分氧化的步骤；和利用水或者含有电解质离子的水溶液对硼膜的被氧化的部分进行除去的步骤。
- 基板的处理方法-202211303665.0
- 慎志轩;吴雨珊 - 南亚科技股份有限公司
- 2022-10-24 - 2023-08-08 - H01L21/033
- 本公开提供一种基板的处理方法。该方法包括下列步骤：提供一基板，其包括一牺牲层和一绝缘层；形成一多晶硅硬掩模于该绝缘层上；通过该多晶硅硬掩模中的多个开口蚀刻该绝缘层和该牺牲层以形成多个通道；沉积一金属膜和一钝化膜于该多晶硅硬掩模上和这些通道中；进行一第一移除制程以移除该位于多晶硅硬掩模上方的部分该钝化膜和该金属膜；进行一第二移除制程以移除通过该钝化膜和该金属层暴露出来的部分该多晶硅硬掩模；以及进行一第三移除制程以移除该多晶硅硬掩模以及该钝化膜和该金属膜围绕该多晶硅硬掩模的部分。
- 在基板和腔室部件上沉积金属硅化物层-201880031496.5
- P·K·库尔施拉希萨;王家锐;K·D·李;M·嘉德瑞;X·闵;P·康纳斯 - 应用材料公司
- 2018-05-11 - 2023-08-04 - H01L21/033
- 本公开的实施方式大体上涉及用于在基板和腔室部件上沉积金属硅化物层的方法和装置。在一个实施方式中，形成硬掩膜的方法包括：将具有目标层的基板定位在处理腔室内、在所述目标层上形成包括金属硅化物的种晶层和在所述种晶层上沉积钨基主体层，其中所述金属硅化物层和所述钨基主体层形成硬掩膜。在另一实施方式中，调节等离子体处理腔室的部件的方法包括：使包括氩气或氦气的惰性气体从气体施加器流动到所述等离子体处理腔室中、使基板支撑件暴露于所述等离子体处理腔室内的等离子体和在所述基板支撑件的铝基表面上形成包括金属硅化物的陈化层。
- 硼硅膜中的硼浓度可调性-202180077566.2
- Y·杨;K·尼塔拉;程睿;K·嘉纳基拉曼;D·凯德拉亚;黄祖滨;A·爱丁 - 应用材料公司
- 2021-10-04 - 2023-08-01 - H01L21/033
- 本技术的实施例包括用于制成具有改变的硼硅原子比的含硼与硅层的半导体处理方法。方法可包括使含硅前驱物流入半导体处理腔室的基板处理区域中，并且还使含硼前驱物及分子氢(H
- 半导体结构的形成方法-201910152039.8
- 肖芳元 - 中芯国际集成电路制造（北京）有限公司;中芯国际集成电路制造（上海）有限公司
- 2019-02-28 - 2023-08-01 - H01L21/033
- 本发明提供一种半导体结构的形成方法，包括：提供基底，基底上形成有第一掩膜层以及位于第一掩膜层顶部的第二掩膜层，第二掩膜层内具有第一开口、第二开口以及第三开口；在第一开口侧壁、第二开口侧壁和第三开口侧壁形成第一侧墙层；形成填充满所述第一开口、第二开口和第三开口的第一图形层，第一图形层内具有第一凹槽；沿第一凹槽底部刻蚀去除位于第二开口与第三开口之间的第二掩膜层，形成位于相邻第一侧墙层之间的第四开口；以第二掩膜层和第一侧墙层为掩膜，刻蚀第一开口、第二开口、第三开口和第四开口下方的第一掩膜层，形成图形化的第一掩膜层。本发明能够增大工艺窗口，提高形成的图形化的第一掩膜层的位置精确度。
- 掩模结构、图形形成方法及半导体结构的制备方法-202310737077.6
- 盛薄辉 - 长鑫存储技术有限公司
- 2023-06-21 - 2023-07-28 - H01L21/033
- 本公开涉及一种掩模结构、图形形成方法及半导体结构的制备方法。掩模结构包括交替层叠的多层掩模层和多层抗反射层；其中，位于任一掩模层两侧的相邻抗反射层的刻蚀选择比不同。在一些示例中，位于任一掩模层两侧的相邻抗反射层的材料均为硅基材料，且包含相同的元素种类；其中，不同抗反射层的硅基材料内各元素的摩尔占比不同。上述掩模结构、图形形成方法及半导体结构的制备方法可以有效控制掩模图形的稳定性，从而有效控制基于掩模图形形成的目标结构的形貌和关键尺寸，进而提高器件的电学性能。
- 半导体结构及其形成方法-202080103573.0
- 苏博;赵振阳;张海洋 - 中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
- 2020-10-16 - 2023-07-28 - H01L21/033
- 一种半导体结构及其形成方法，形成方法包括：提供基底，包括目标层，基底包括用于形成目标图形层的目标区和与切割位置对应的切割区；在基底上形成掩膜侧墙；以掩膜侧墙为掩膜，图形化目标层，形成分立的初始图形层，初始图形层沿横向延伸，与横向垂直的方向为纵向，沿纵向相邻初始图形层之间形成有凹槽；形成边界定义槽，贯穿沿横向位于目标区与切割区的交界位置处的初始图形层；形成填充于凹槽和边界定义槽的间隔层；以位于边界定义槽中的间隔层和位于凹槽中的间隔层，分别对应为沿横向和纵向的停止层，刻蚀位于切割区的初始图形层，位于目标区的剩余初始图形层用于作为目标图形层。本发明实施例有利于增大刻蚀切割区的初始图形层的工艺窗口。
- 半导体结构的制备方法-202310512076.1
- 陈卓华 - 粤芯半导体技术股份有限公司
- 2023-05-09 - 2023-07-28 - H01L21/033
- 本发明提供了一种半导体结构的制备方法，在硅片上形成SOC膜之后，交替执行至少一次升温过程和降温过程，所述升温过程是将所述SOC膜升温至第一预定温度并保持第一预定时间，所述降温过程是将所述SOC膜降温至第二预定温度并保持第二预定时间，所述第一预定温度大于所述第二预定温度，且所述第一预定温度和所述第二预定温度均为155℃～185℃，由于SOC材料在155℃～185℃内具有较佳的流动性且不会硬化，因此在此温度区间循环升温和降温，可以提高SOC材料的填充能力；之后将SOC膜硬化并执行后续的光刻工艺，由于SOC膜的表面平整度得到改善，能够保证光刻工艺的焦深，同时也能够提高光刻的线宽均匀度和圆整度。
- 半导体结构及其形成方法-201910702059.8
- 赵君红;赵海 - 中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
- 2019-07-31 - 2023-07-28 - H01L21/033
- 一种半导体结构及其形成方法，形成方法包括：提供基底，基底上形成有底部核心材料层，底部核心材料层上形成有多个分立的顶部核心层，相邻顶部核心层之间的区域为凹槽，且凹槽包括连接槽；形成保形覆盖顶部核心层和底部核心材料层的第一侧墙膜；在第一侧墙膜露出的剩余连接槽中形成阻挡结构；以阻挡结构为掩膜，去除顶部核心层顶部和底部核心材料层上的第一侧墙膜，形成第一掩膜侧墙；去除顶部核心层；以所述第一掩膜侧墙和阻挡结构为掩膜，图形化底部核心材料层形成底部核心层；在底部核心层的侧壁上形成第二掩膜侧墙；去除底部核心层。通过阻挡结构，使连接槽所对应位置处的底部核心层宽度较大，从而直接形成不同间隔的目标图形。
- 半导体结构的制造方法-201810296034.8
- 施信益 - 南亚科技股份有限公司
- 2018-04-04 - 2023-07-28 - H01L21/033
- 本发明公开了一种半导体结构的制造方法，其包含在基板上依序形成目标层、底部硬遮罩层、中间硬遮罩层及顶部硬遮罩层。之后形成第一遮罩层在顶部硬遮罩层上，其中，第一遮罩层具有多个开口暴露出顶部硬遮罩层的一部分。接着蚀刻顶部硬遮罩层的暴露部分以形成图案化顶部硬遮罩层，图案化顶部硬遮罩层具有多个孔隙暴露出中间硬遮罩层的一部分。之后，形成图案化有机层在中间硬遮罩层的暴露部分上。蚀刻图案化顶部硬遮罩层、图案化有机层、中间硬遮罩层、底部硬遮罩层及目标层的一部分形成图案化目标层。此方法可避免在图案转印工艺期间图案化层的损坏。
- 半导体结构及其形成方法-201910577088.6
- 王楠 - 中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
- 2019-06-28 - 2023-07-28 - H01L21/033
- 一种半导体结构及其形成方法，形成方法包括：形成衬底、位于衬底上的初始半导体柱、位于所述初始半导体柱上的第一掩膜层以及位于所述第一掩膜层上的第二掩膜层；以第一掩膜层和第二掩膜层为掩膜刻蚀初始半导体柱，形成交叉型的半导体柱；形成半导体柱后，在半导体柱露出的衬底上形成隔离层。与半导体柱呈圆柱状的情况相比，本发明实施例半导体柱的高度与半导体柱中任一交叉方向上尺寸的高宽比较小，从而交叉型的半导体柱在受到隔离层中的应力时不易发生弯曲或倾斜等情况，提高了半导体结构的电学性能。
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
