专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果1709个,建议您升级VIP下载更多相关专利
  • [发明专利]半导体存储装置以及读出方法-CN202110201670.X在审
  • 妹尾真言 - 华邦电子股份有限公司
  • 2021-02-23 - 2021-10-12 - G11C29/42
  • 本发明提供一种能够实现读出动作时的ECC处理时间的缩短的半导体存储装置与读出方法。本发明的快闪存储器包括:存储胞元阵列;页面缓冲器/读出电路,保持从存储胞元阵列的选择页面读出的数据;错误检测纠正电路,从页面缓冲器/读出电路接收数据,并保持所述数据的错误位置信息;输出电路,基于列地址来从页面缓冲器/读出电路选择数据,并将所选择的数据输出至数据总线;以及错误纠正部件,基于错误位置信息来纠正数据总线的数据。
  • 半导体存储装置以及读出方法
  • [发明专利]半导体存储装置及其操作方法-CN201811351633.1有效
  • 须藤直昭 - 华邦电子股份有限公司
  • 2018-11-14 - 2021-10-08 - G11C16/26
  • 本发明提供一种半导体存储装置及其操作方法,可在电源接通时自存储单元阵列中准确地读出设定信息。本发明的闪速存储器(100)包括:存储单元阵列(110);检测部件,对接通电源进行检测;ROM,至少保存用于执行存储单元阵列的读出动作的代码,且将特殊代码保存于特定的地址;以及控制部件,控制ROM的读出。当利用检测部件检测到电源接通时,控制部件自ROM读出特殊代码,并判定所读出的特殊代码是否正确,在判定为正确的情况下,读出代码,在判定为不正确的情况下,再次读出特殊代码。
  • 半导体存储装置及其操作方法
  • [发明专利]易失性存储器装置及其自刷新方法-CN201810594198.9有效
  • 中冈裕司 - 华邦电子股份有限公司
  • 2018-06-11 - 2021-10-08 - G11C11/406
  • 本发明提供一种易失性存储器装置及其自刷新方法。易失性存储器装置具有动态存储器阵列。自刷新方法包括:当进入省电模式时,传送自刷新请求信号;根据自刷新请求信号,周期性地致能电压拉升信号;当检测到电压拉升信号致能时,将用于驱动自刷新动作的操作电压拉升至自刷新电平;当操作电压被拉升至自刷新电平后,对动态存储器阵列进行自刷新动作;当结束自刷新动作后,将操作电压进行浮接。本发明可通过使操作电压处于浮置状态,来达到在睡眠模式下降低自刷新功率消耗的效果。
  • 易失性存储器装置及其刷新方法
  • [发明专利]电阻式随机存取存储单元的检测方法-CN201810716934.3有效
  • 林立伟;陈俞安;李冠毅;曾宣宝 - 华邦电子股份有限公司
  • 2018-07-03 - 2021-10-08 - G11C13/00
  • 本发明提供一种电阻式随机存取存储单元的检测方法,包括:取得电阻式随机存取存储单元,并测量电阻式随机存取存储单元的存储单元电流;当存储单元电流的电流数值大于第一门限值时,对电阻式随机存取存储单元进行多个重置操作及设定操作的至少其中之一者,并判断电阻式随机存取存储单元的阻值状态是否在经历前述重置操作及设定操作的至少其中之一者之后相应地切换。若否,对电阻式随机存取存储单元进行复原操作以复原电阻式随机存取存储单元;若是,判定电阻式随机存取存储单元处于健康状态。
  • 电阻随机存取存储单元检测方法
  • [发明专利]存储器装置以及存储器周边电路-CN201810979811.9有效
  • 中冈裕司 - 华邦电子股份有限公司
  • 2018-08-27 - 2021-10-08 - G11C29/00
  • 本发明提供一种存储器装置以及存储器周边电路。存储器周边电路包括冗余行数据电路以及行选择控制电路。冗余行数据电路被配置为提供冗余测试数据信号以及行地址信号。行地址信号包括冗余行地址信号。行选择控制电路包括行解码器以及冗余行解码器。行解码器依据冗余测试数据信号以及冗余行地址信号禁能主存储器区块的不良行地址。冗余行解码器用以锁存冗余行地址信号,并且比较行地址信号与被锁存的冗余行地址信号以取得比较结果,并依据比较结果启用冗余存储器区块的冗余行地址。
  • 存储器装置以及周边电路
  • [发明专利]半导体隔离结构及其形成方法-CN202011228956.9在审
  • 田中义典;张维哲 - 华邦电子股份有限公司
  • 2020-11-06 - 2021-10-01 - H01L21/762
  • 本发明实施例提供一种半导体隔离结构,包括:衬底,具有第一沟槽及第二沟槽分别在衬底的第一区及第二区;填充层,位于第一沟槽以及第二沟槽中;衬层,在第一沟槽及第二沟槽的侧壁与底面;固定负电荷层,位于第一沟槽及第二沟槽中的填充层与衬层之间;以及固定正电荷层,位于第一沟槽中的固定负电荷层与衬层之间。在第一沟槽之中的衬层、固定正电荷层、固定负电荷层及填充层形成第一隔离结构。在第二沟槽之中的衬层、固定负电荷层及填充层形成第二隔离结构。本发明实施例的半导体隔离结构及其形成方法,可以减少PMOS装置的漏电流,并且可以避免正电荷引发NMOS装置的驼峰效应。
  • 半导体隔离结构及其形成方法
  • [发明专利]用于人工智能操作的存储器装置-CN202110333613.7在审
  • 朴山河 - 华邦电子股份有限公司
  • 2021-03-29 - 2021-10-01 - G06F3/06
  • 本发明提供一种用于人工智能操作的存储器装置。所述存储器装置包含:多个子阵列、行控制器、列控制器、多个感测放大器、多个子字线驱动器以及多个逻辑电路。子阵列中的每一个彼此电耦合。行控制器配置以控制子阵列中的至少一行。列控制器配置以控制子阵列中的至少一列。感测放大器适用于子阵列中的每一个,感测放大器在数据访问操作期间启用。子字线驱动器邻近于子阵列中的每一个设置且提供对应于子阵列的驱动信号。多个逻辑电路设置于子阵列间且配置以执行数据访问操作。
  • 用于人工智能操作存储器装置
  • [发明专利]存储器结构及其制造方法-CN202010244035.5在审
  • 蔡文杰 - 华邦电子股份有限公司
  • 2020-03-31 - 2021-10-01 - H01L27/11521
  • 本发明提供一种存储器结构及其制造方法。存储器结构包括一基底,其中基底包含多个主动区域,且此些主动区域之间是以一隔离结构相隔开来。存储器结构还包括多个堆叠结构分别位于各个主动区域的上方,且各个堆叠结构包含位于基底上的一穿隧介电层以及位于穿隧介电层上的一浮置栅极。浮置栅极包含位于穿隧介电层上的下部硅层及上部硅层,其中下部硅层包含氮气、碳、或前述的组合的掺质。
  • 存储器结构及其制造方法
  • [发明专利]温度感测电路及其感测方法-CN202010247617.9在审
  • 佐藤贵彦 - 华邦电子股份有限公司
  • 2020-03-31 - 2021-10-01 - G11C11/406
  • 在本发明的一方面中,提供一种温度感测电路及感测方法,感测电路适用于存储装置。温度感测电路包括振荡器、计数电路、控制电路、感测电路与选择电路。振荡器提供振荡信号。计数电路计数振荡信号以产生第一计数信号,并产生第二计数信号。控制电路对第二计数信号进行逻辑运算以产生致能信号以及感测调整信号。感测电路依据感测调整信号来分压参考电压以产生参考温度电压,并依据致能信号比较参考温度电压与监控电压以产生决定信号。选择电路依据决定信号动态选择振荡信号与第一计数信号其中一者,并依据所动态选择的振荡信号与第一计数信号其中一者来产生刷新请求信号的脉冲。
  • 温度电路及其方法
  • [发明专利]控制装置以及存储器系统-CN202010231767.0在审
  • 邱良祥;陈育杰 - 华邦电子股份有限公司
  • 2020-03-27 - 2021-09-28 - G06F1/3225
  • 本发明提供一种控制装置以及存储器系统。控制装置包括第一周边电路群以及第二周边电路群。第一周边电路群与存储器阵列在待机模式下通过第一电压被驱动。第一周边电路群在识别出命令串行是深度省电执行命令串行时提供控制命令。当第二周边电路群接收到控制命令时提供具有第一逻辑值的深度省电信号以停止提供第一电压,藉以使存储器系统进入深度省电模式。在深度省电模式,当第二周边电路群识别出命令串行是深度省电解除命令串行时提供具有第二逻辑值的深度省电信号以提供第一电压,藉以使存储器系统进入待机模式。
  • 控制装置以及存储器系统
  • [发明专利]多栅极的半导体结构及其制造方法-CN202010180818.1在审
  • 魏宏谕;彭培修;任楷 - 华邦电子股份有限公司
  • 2020-03-16 - 2021-09-17 - H01L27/088
  • 本发明提供一种多栅极的半导体结构及其制造方法。此半导体结构包括一衬底,包含一主动区以及一隔离结构位于主动区的一侧。一些实施例的半导体结构亦包括一栅极结构位于衬底的上方,此栅极结构包含位于衬底的顶面上方的第一部份,以及连接第一部份的第二部份。其中第二部份延伸至隔离结构中,且隔离结构直接接触第二部份的侧壁与底面。一些实施例的半导体结构还包括一栅极介电层,位于栅极结构和衬底之间。根据一些实施例的半导体结构的制造方法,是对隔离结构进行部份刻蚀以形成沟槽,此沟槽暴露出衬底的侧壁的顶部,而后续形成的栅极介电层和栅极结构延伸至沟槽中。
  • 栅极半导体结构及其制造方法
  • [发明专利]半导体装置及其调整方法-CN201711053907.4有效
  • 矢野胜 - 华邦电子股份有限公司
  • 2017-10-31 - 2021-09-14 - G11C29/02
  • 本发明提供一种半导体装置及其调整方法,防止因出货后的热的影响导致可靠性下降。本发明的半导体装置包含内置自测试电路(110)与可变电阻式存储器。内置自测试电路(110)包含用于进行可变电阻式存储器的再成形信息设定部(230),当进行了成形执行部(220)或测试执行部(210)的动作时,对再成形信息设定部(230)设定标记“1”。并且,当通过IR回焊而安装至电路基板后电源被接通时,内置自测试控制部(200)参照再成形信息设定部(230)的标记,若标记为“1”,则使成形执行部(220)执行可变电阻式存储器的再成形。
  • 半导体装置及其调整方法
  • [发明专利]存储器装置-CN201810895216.7有效
  • 中冈裕司 - 华邦电子股份有限公司
  • 2018-08-08 - 2021-09-14 - G11C11/16
  • 本发明提供一种存储器装置,包括自我测试电路与备援地址替换电路。自我测试电路耦接主存储单元数组,用以对主存储单元数组进行自我测试程序以提供自我测试信号。备援地址替换电路包括第一备援电路与第二备援电路。第一备援电路根据第一测试程序所产生的第一备援数据信号,将主存储单元数组的部分字线地址替换成备援存储区块的部分字线地址。第二备援电路耦接第一备援电路,根据自我测试信号将主存储单元数组中被检测出错误的字线地址替换成备援存储区块的另一部分字线地址。
  • 存储器装置

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top