“傅启攀”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果17个，建议您升级VIP下载更多相关专利

[发明专利]可编程逻辑电路-CN202310506585.3在审
发明人：王长龙;沈培福;余康;刘贝贝;张恒;张敏;傅启攀 -专利权人：深圳市紫光同创电子有限公司
申请日： 2023-05-06 - 公布日： 2023-09-08 - 主分类号： G06F15/78 文献下载
摘要：本申请公开了一种可编程逻辑电路，该电路包括：第一查找表电路，用于根据所接收到的输入信号产生第一输出信号输出；第二查找表电路，用于根据所接收到的输入信号分别产生进位传播信号和进位产生信号输出，并选择进位传播信号或进位产生信号输出；第一选择电路，用于接收进位输入信号和进位产生信号，根据进位传播信号选择进位输入信号或进位产生信号输出；第二选择电路，用于接收第一输出信号和第二输出信号，并根据选择输出信号选择第一输出信号或第二输出信号输出。本申请提供的可编程逻辑电路包括多变量函数的加法运算，提高了可编程逻辑器件在加法运算模式下的配置灵活度和逻辑资源的利用效率。
可编程逻辑电路

[发明专利]一种查找表电路-CN202211069603.8有效
发明人：刘贝贝;王长龙;沈培福;余康;傅启攀;张敏 -专利权人：深圳市紫光同创电子有限公司
申请日： 2022-09-01 - 公布日： 2023-07-18 - 主分类号： G06F7/50 文献下载
摘要：本申请属于集成电路技术领域，公开了一种查找表电路。该第一查找表的第一至第五输入端分别被配置为接收第一输入、第二输入、第三输入或第七输入、第四输入以及第五输入或第六输入，第一查找表的第一输出端被配置为查找表电路的第一输出，第一查找表的第二输出端和第三输出端分别耦接至进位级联多路复用器的选择端和第一输入端；第二查找表的第一至第五输入端分别被配置为接收第一输入、第二输入、第三输入、第四输入或第八输入以及第五输入或进位输入，第二查找表的输出端被配置为查找表电路的第二输出；本申请提供查找表电路的两个五输入查找表的重叠逻辑少，大幅度提高了查找表电路的可配置功能，增加了查找表电路的函数表达能力。
一种查找电路

[发明专利]单粒子翻转纠错方法、装置、电子设备以及可读存储介质-CN202211152483.8有效
发明人：周东方;傅启攀 -专利权人：深圳市紫光同创电子有限公司
申请日： 2022-09-21 - 公布日： 2023-07-18 - 主分类号： G06F11/10 文献下载
摘要：本申请公开了一种单粒子翻转纠错方法、装置、电子设备以及可读存储介质。该方法包括：获取配置数据帧中出错数据的出错数据比特位数以及配置数据帧中出错数据的出错数据帧地址；判断出错数据比特位数是否为单比特，若出错数据比特位数不是单比特，则启动单粒子翻转保护程序；若出错数据比特位数为单比特，则判断出错数据是否影响系统的正常运行，若出错数据影响系统的正常运行，则启动单粒子翻转保护程序，修复配置数据存储器中的出错数据；若出错数据不影响系统的正常运行，则正常运行系统，修复配置数据存储器中的出错数据。本申请解决了现有单粒子翻转纠错方法应用于FPGA时检测到出错数据直接启动单粒子翻转保护程序导致系统运行时间减少的问题。
粒子翻转纠错方法装置电子设备以及可读存储介质

[发明专利]一种包括现场可编程门阵列的系统-CN201710876010.5有效
发明人：赵世赟;傅启攀 -专利权人：深圳市紫光同创电子有限公司
申请日： 2017-09-25 - 公布日： 2023-06-13 - 主分类号： G06F13/40 文献下载
摘要：本发明实施例提供一种包括现场可编程门阵列的系统，该系统属于可编程逻辑器件技术领域，该系统包括主设备和若干个从设备，还包括系统总线，其中：该系统总线的第一组份连接该主设备的输入端及每个该从设备的输入端，该第一组份用于产生时钟信号和复位信号，该第一组份还用于将产生的时钟信号和复位信号发送给该主设备及该从设备；该系统总线的第二组份的一端连接该主设备，该第二组份的另一端连接该从设备，该第二组份用于将该主设备的接口转换为该若干个从设备的接口。本发明将传统的多对多的接口模式改进为一对多的接口模式，显著降低了应用的复杂度，大大降低了用户应用的开发难度。
一种包括现场可编程门阵列系统

[发明专利]一次性可编程存储器控制系统和FPGA-CN202211181458.2在审
发明人：周东方;傅启攀 -专利权人：深圳市紫光同创电子有限公司
申请日： 2022-09-27 - 公布日： 2022-12-30 - 主分类号： G06F13/16 文献下载
摘要：本申请公开了一种一次性可编程存储器控制系统和FPGA。所述系统包括直接读写单元、映射单元、第一选通单元、控制单元和一次性可编程存储器硬件模块；直接读写单元接收第一写入信号或第一读取信号，将第一写入信号或第一读取信号进行串并转换后输出第二写入信号或第二读取信号；映射单元产生第三读取信号以读取一次性可编程存储器硬件模块中的数据，并备份所述数据；控制单元根据第二写入信号将数据烧写至一次性可编程存储器硬件模块，或根据第二读取信号读取一次性可编程存储器硬件模块中的数据，以及根据第三读取信号读取一次性可编程存储器硬件模块中的数据。本申请解决了现有的一次性可编程存储器控制系统控制端口多且接收的信号复杂的技术问题。
一次性可编程存储器控制系统 fpga

[实用新型]SRAM控制系统、FPGA芯片及电子设备-CN202221709418.6有效
发明人：贝宇;刘蒲霞;傅启攀 -专利权人：深圳市紫光同创电子有限公司
申请日： 2022-07-04 - 公布日： 2022-12-13 - 主分类号： G11C11/41 文献下载
摘要：本申请公开了一种SRAM控制系统、FPGA芯片及电子设备，该SRAM控制系统包括主控模块，至少一个SRAM控制模块和总线模块，总线模块用于连接主控模块与至少一个SRAM控制模块；其中，至少一个SRAM控制模块与主控模块通过主线模块进行数据传输。通过设置总线模块与SRAM控制模块，可以使SRAM控制系统实现对多个SRAM控制电路进行控制，且具备后续器件的扩展能力，从而可以更广泛地应用于各种应用场景中。
sram 控制系统 fpga 芯片电子设备

[发明专利]SRAM控制系统、方法、FPGA芯片及电子设备-CN202210780477.0在审
发明人：贝宇;刘蒲霞;傅启攀 -专利权人：深圳市紫光同创电子有限公司
申请日： 2022-07-04 - 公布日： 2022-11-08 - 主分类号： G11C11/413 文献下载
摘要：本申请公开了一种SRAM控制系统、方法、FPGA芯片及电子设备，该SRAM控制系统包括主控模块，至少一个SRAM控制模块和总线模块，总线模块用于连接主控模块与至少一个SRAM控制模块；其中，至少一个SRAM控制模块与主控模块通过主线模块进行数据传输。通过设置总线模块与SRAM控制模块，可以使SRAM控制系统实现对多个SRAM控制电路进行控制，且具备后续器件的扩展能力，从而可以更广泛地应用于各种应用场景中。
sram 控制系统方法 fpga 芯片电子设备

[发明专利]边界扫描测试方法-CN202011171231.0有效
发明人：赵世赟;刘蒲霞;傅启攀 -专利权人：深圳市紫光同创电子有限公司
申请日： 2020-10-28 - 公布日： 2022-11-01 - 主分类号： G01R31/3185 文献下载
摘要：本发明提供一种边界扫描测试方法，用于测试第一器件到第二器件PAD的连通性，包括以下步骤：配置FPGA进入测试模式，编辑用户逻辑功能，设置旁路电路；选择待测PAD，载入测试指令为测试待测输出PAD到待测输入PAD的连通性；输入测试激励；将所述测试激励通过所述FPGA下级器件的TDO移出；进行响应分析和故障诊断。本发明通过编辑用户逻辑功能，设置旁路电路，将不需要测试的PAD旁路，缩短了测试扫描链，加快测试速度，提高了测试灵活性。
边界扫描测试方法

[发明专利]FPGA芯片顶层电路的构建方法、装置及存储介质-CN202010961779.9有效
发明人：杨志辉;刘蒲霞;傅启攀 -专利权人：深圳市紫光同创电子有限公司
申请日： 2020-09-14 - 公布日： 2022-09-13 - 主分类号： G06F30/33 文献下载
摘要：本发明涉及现场可编程逻辑器件技术领域，本发明的FPGA芯片顶层电路的构建方法、装置及存储介质，将若干个最底层逻辑单元集成为一个基本逻辑单元；将若干个所述基本逻辑单元集成为一个格点单元；将每个所述格点单元抽象成对应的格点单元模块；根据预先定义的互联要求，将每个所述格点单元模块构建为至少一种对应形态的格点互联线模块；将若干个所述格点互联线模块集成为顶层电路；通过上述方式，采用层次化的设计，能够实现多形态的格点互联线模块，提高了系统集成的工作效率，同时提高了系统集成的高可靠性、可验证性和易迭代性。
fpga 芯片顶层电路构建方法装置存储介质

[发明专利]边界扫描测试方法及存储介质-CN202011171203.9有效
发明人：赵世赟;刘蒲霞;傅启攀 -专利权人：深圳市紫光同创电子有限公司
申请日： 2020-10-28 - 公布日： 2022-07-08 - 主分类号： G01R31/3185 文献下载
摘要：本发明提供一种边界扫描测试方法，用于测试与用户逻辑有直连通路的PAD的连通性，包括以下步骤：配置FPGA进入测试模式；通过所述用户逻辑生成用于边界扫描测试的边界扫描链；载入边界扫描测试指令到所述FPGA，载入PRELOAD指令到待测PAD连通性的器件；通过TDI端口发送第一测试矢量到所述待测PAD；进行边界扫描测试，载入EXTEST指令到所述待测PAD连通的器件；从TDO端口移出第一响应数据，进行响应分析和故障诊断。通过在FPGA用户逻辑里面对待测PAD进行软件设置，即可根据设置对待测PAD进行测试，而不测试和经过不需要测试的PAD。本发明缩短了边界扫描链，以实现更加快速、灵活的边界扫描测试，提高测试效率。
边界扫描测试方法存储介质

[发明专利]现场可编程门阵列及其指令解码方法-CN201710876847.X有效
发明人：赵世赟;傅启攀 -专利权人：深圳市紫光同创电子有限公司
申请日： 2017-09-25 - 公布日： 2021-04-13 - 主分类号： G06F9/30 文献下载
摘要：本发明实施例提供一种现场可编程门阵列及其指令解码方法，属于现场可编程门阵列技术领域。该现场可编程门阵列包括控制电路，还包括若干个接口转换器、仲裁器及包处理器，其中：该接口转换器的输入端用于接收包含指令的数据，该接口转换器的输出端连接该仲裁器的输入端；该仲裁器的输出端连接包处理器的输入端；该包处理器的输出端连接该控制电路的输入端。该现场可编程门阵列的指令解码方法包括：接收包含指令的数据；将该包含指令的数据转换成相同预设格式的指令数据包；选用与该预设格式对应的解码规则解析该指令数据包中包含的指令；执行解析的该指令。本发明可以降低现场可编程门阵列的应用难度，提高FPGA的适用性并降低FPGA的成本。
现场可编程门阵列及其指令解码方法

[发明专利]现场可编程门阵列及其自动配置方法-CN201711227732.4有效
发明人： 傅启攀;赵世赟 -专利权人：深圳市紫光同创电子有限公司
申请日： 2017-11-29 - 公布日： 2020-10-27 - 主分类号： G05B19/042 文献下载
摘要：本发明实施例提供一种现场可编程门阵列及其自动配置方法，属于现场可编程门阵列FPGA技术领域。该现场可编程门阵列的自动配置方法包括：获取存储在闪存中的压缩数据，该压缩数据包括被压缩的指令和/或数据；通过预设的压缩算法对该压缩数据进行解码；将解码后的指令和/或数据输入至配置控制电路；该配置控制电路根据该指令和/或数据对该现场可编程门阵列进行配置。本申请可以在不增加用户使用难度的基础上对该现场可编程门阵列进行扩容。
现场可编程门阵列及其自动配置方法

[发明专利]现场可编程门阵列中闪存的存储空间的划分方法及装置-CN201710863880.9有效
发明人：赵世赟;傅启攀 -专利权人：深圳市紫光同创电子有限公司
申请日： 2017-09-22 - 公布日： 2020-07-28 - 主分类号： G06F3/06 文献下载
摘要：本发明实施例提供一种现场可编程门阵列中闪存的存储空间的划分方法及装置，属于现场可编程门阵列FPGA技术领域。该现场可编程门阵列中闪存的存储空间的划分方法包括：接收输入的FPGA中闪存的存储空间被划分的个数，该个数为大于0的自然数；接收输入的每个该存储空间的大小；根据接收的该存储空间的个数及每个该存储空间的大小，对该FPGA中闪存的存储空间进行对应的划分。将每个该存储空间的首地址存储在寄存器中。本发明解决了存储空间的大小和数量受限的技术问题，显著提高了FPGA数据存储的方便性和灵活性，彻底避免了传统的基于并行FLASH的FPGA存储空间划分方法中的空间浪费，显著降低了FPGA系统的成本。
现场可编程门阵列闪存存储空间划分方法装置

[发明专利]一种可配置的五输入查找表电路-CN201510437633.3有效
发明人：夏钊;霍杰;宣学雷;傅启攀 -专利权人：深圳市紫光同创电子有限公司
申请日： 2015-07-23 - 公布日： 2018-02-02 - 主分类号： H03K19/177 文献下载
摘要：本发明公开了一种可配置的五输入查找表电路，属于可编程逻辑器件技术领域，解决了现有技术中查找表逻辑资源的密度偏低，配置不灵活的问题。本发明在现有的五输入查找表电路中增加了若干个二输入数据选择器；二输入数据选择器的选择端通过SRAM编程、Flash编程、熔丝、反熔丝等方式进行配置，用较少的逻辑资源实现包括加法器、数据选择器在内的多种逻辑功能，提高配置时布线资源的利用率。本发明用于在可编程逻辑器件中实现多种逻辑功能。
一种配置输入查找电路

[发明专利]一种用于可编程芯片的可编程存储单元-CN201310745644.9有效
发明人：张勇;傅启攀;张延飞;王佩宁 -专利权人：深圳市国微电子有限公司
申请日： 2013-12-30 - 公布日： 2017-01-25 - 主分类号： G11C11/419 文献下载
摘要：本发明提供一种用于可编程芯片的可编程存储单元，该电路包括第一反熔丝模块、第二反熔丝模块、第一开关模块、第二开关模块和保护模块；第一反熔丝模块的一端与编程线端相连接，第一反熔丝模块的另一端与第一开关模块的一端以及保护模块的第一输入端相连接，第一开关模块的另一端与第一保护端相连接，第二反熔丝模块的一端与编程线端相连接，第二反熔丝模块的另一端与第二开关模块的一端以及保护模块的第二输入端相连接，第二开关模块的另一端与第二保护端相连接，保护模块的输出端为可编程存储单元的公共输出端。通过以上技术方案，解决了现有可编程存储单元安全性、可靠性较低的问题。
一种用于可编程芯片存储单元

1
2
下一页»
尾页
共 17 条