“赵世赟”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果17个，建议您升级VIP下载更多相关专利

[发明专利]一种包括现场可编程门阵列的系统-CN201710876010.5有效
发明人： 赵世赟;傅启攀 -专利权人：深圳市紫光同创电子有限公司
申请日： 2017-09-25 - 公布日： 2023-06-13 - 主分类号： G06F13/40 文献下载
摘要：本发明实施例提供一种包括现场可编程门阵列的系统，该系统属于可编程逻辑器件技术领域，该系统包括主设备和若干个从设备，还包括系统总线，其中：该系统总线的第一组份连接该主设备的输入端及每个该从设备的输入端，该第一组份用于产生时钟信号和复位信号，该第一组份还用于将产生的时钟信号和复位信号发送给该主设备及该从设备；该系统总线的第二组份的一端连接该主设备，该第二组份的另一端连接该从设备，该第二组份用于将该主设备的接口转换为该若干个从设备的接口。本发明将传统的多对多的接口模式改进为一对多的接口模式，显著降低了应用的复杂度，大大降低了用户应用的开发难度。
一种包括现场可编程门阵列系统

[发明专利]边界扫描测试方法-CN202011171231.0有效
发明人： 赵世赟;刘蒲霞;傅启攀 -专利权人：深圳市紫光同创电子有限公司
申请日： 2020-10-28 - 公布日： 2022-11-01 - 主分类号： G01R31/3185 文献下载
摘要：本发明提供一种边界扫描测试方法，用于测试第一器件到第二器件PAD的连通性，包括以下步骤：配置FPGA进入测试模式，编辑用户逻辑功能，设置旁路电路；选择待测PAD，载入测试指令为测试待测输出PAD到待测输入PAD的连通性；输入测试激励；将所述测试激励通过所述FPGA下级器件的TDO移出；进行响应分析和故障诊断。本发明通过编辑用户逻辑功能，设置旁路电路，将不需要测试的PAD旁路，缩短了测试扫描链，加快测试速度，提高了测试灵活性。
边界扫描测试方法

[发明专利]边界扫描测试方法及存储介质-CN202011171203.9有效
发明人： 赵世赟;刘蒲霞;傅启攀 -专利权人：深圳市紫光同创电子有限公司
申请日： 2020-10-28 - 公布日： 2022-07-08 - 主分类号： G01R31/3185 文献下载
摘要：本发明提供一种边界扫描测试方法，用于测试与用户逻辑有直连通路的PAD的连通性，包括以下步骤：配置FPGA进入测试模式；通过所述用户逻辑生成用于边界扫描测试的边界扫描链；载入边界扫描测试指令到所述FPGA，载入PRELOAD指令到待测PAD连通性的器件；通过TDI端口发送第一测试矢量到所述待测PAD；进行边界扫描测试，载入EXTEST指令到所述待测PAD连通的器件；从TDO端口移出第一响应数据，进行响应分析和故障诊断。通过在FPGA用户逻辑里面对待测PAD进行软件设置，即可根据设置对待测PAD进行测试，而不测试和经过不需要测试的PAD。本发明缩短了边界扫描链，以实现更加快速、灵活的边界扫描测试，提高测试效率。
边界扫描测试方法存储介质

[发明专利]现场可编程门阵列及其指令解码方法-CN201710876847.X有效
发明人： 赵世赟;傅启攀 -专利权人：深圳市紫光同创电子有限公司
申请日： 2017-09-25 - 公布日： 2021-04-13 - 主分类号： G06F9/30 文献下载
摘要：本发明实施例提供一种现场可编程门阵列及其指令解码方法，属于现场可编程门阵列技术领域。该现场可编程门阵列包括控制电路，还包括若干个接口转换器、仲裁器及包处理器，其中：该接口转换器的输入端用于接收包含指令的数据，该接口转换器的输出端连接该仲裁器的输入端；该仲裁器的输出端连接包处理器的输入端；该包处理器的输出端连接该控制电路的输入端。该现场可编程门阵列的指令解码方法包括：接收包含指令的数据；将该包含指令的数据转换成相同预设格式的指令数据包；选用与该预设格式对应的解码规则解析该指令数据包中包含的指令；执行解析的该指令。本发明可以降低现场可编程门阵列的应用难度，提高FPGA的适用性并降低FPGA的成本。
现场可编程门阵列及其指令解码方法

[发明专利]现场可编程门阵列及其自动配置方法-CN201711227732.4有效
发明人：傅启攀;赵世赟 -专利权人：深圳市紫光同创电子有限公司
申请日： 2017-11-29 - 公布日： 2020-10-27 - 主分类号： G05B19/042 文献下载
摘要：本发明实施例提供一种现场可编程门阵列及其自动配置方法，属于现场可编程门阵列FPGA技术领域。该现场可编程门阵列的自动配置方法包括：获取存储在闪存中的压缩数据，该压缩数据包括被压缩的指令和/或数据；通过预设的压缩算法对该压缩数据进行解码；将解码后的指令和/或数据输入至配置控制电路；该配置控制电路根据该指令和/或数据对该现场可编程门阵列进行配置。本申请可以在不增加用户使用难度的基础上对该现场可编程门阵列进行扩容。
现场可编程门阵列及其自动配置方法

[发明专利]用于可编程逻辑器件中的FLASH器件编程方法及系统-CN201610834697.1有效
发明人： 赵世赟 -专利权人：深圳市紫光同创电子有限公司
申请日： 2016-09-20 - 公布日： 2020-08-11 - 主分类号： G06F8/654 文献下载
摘要：本发明提供了一种用于可编程逻辑器件中的FLASH器件编程方法及系统，该系统包括FLASH器件、第一数据接口与第二数据接口，第一数据接口的信号端口与第二数据接口的信号端口的相似度大于阈值；第一数据接口用于接收FLASH指令及编程数据，第二数据接口连接FLASH器件，用于根据来自第一数据接口的FLASH指令及编程数据实现FLASH器件的编辑。本发明基于第一数据接口和第二数据接口的相似性，用较少的逻辑资源实现了FPGA串行FLASH板上直接编程，在不增加FPGA的复杂性和成本的前提下，提高了FPGA FLASH编程的方便性，增强了用户的使用体验。
用于可编程逻辑器件中的 flash 编程方法系统

[发明专利]现场可编程门阵列中闪存的存储空间的划分方法及装置-CN201710863880.9有效
发明人： 赵世赟;傅启攀 -专利权人：深圳市紫光同创电子有限公司
申请日： 2017-09-22 - 公布日： 2020-07-28 - 主分类号： G06F3/06 文献下载
摘要：本发明实施例提供一种现场可编程门阵列中闪存的存储空间的划分方法及装置，属于现场可编程门阵列FPGA技术领域。该现场可编程门阵列中闪存的存储空间的划分方法包括：接收输入的FPGA中闪存的存储空间被划分的个数，该个数为大于0的自然数；接收输入的每个该存储空间的大小；根据接收的该存储空间的个数及每个该存储空间的大小，对该FPGA中闪存的存储空间进行对应的划分。将每个该存储空间的首地址存储在寄存器中。本发明解决了存储空间的大小和数量受限的技术问题，显著提高了FPGA数据存储的方便性和灵活性，彻底避免了传统的基于并行FLASH的FPGA存储空间划分方法中的空间浪费，显著降低了FPGA系统的成本。
现场可编程门阵列闪存存储空间划分方法装置

[发明专利]一种芯片开发方法和验证平台-CN201910854630.8在审
发明人： 赵世赟 -专利权人：深圳市紫光同创电子有限公司
申请日： 2019-09-10 - 公布日： 2020-01-17 - 主分类号： G06F11/26 文献下载
摘要：本发明提供一种芯片开发方法及验证平台，该方法通过开发硬件电路、软件代码和硬件验证用例，并基于硬件电路、软件代码和硬件验证用例对硬件电路和软件代码进行软硬件协调验证，也就是说，在将芯片的硬件电路生产得到样片之前，就已经完成了针对软件代码的验证，这样，软件工程师可以及时从该项目中脱离出来，避免了人力资源浪费的情况，提升了团队的效率。
软件代码硬件电路硬件验证验证软件工程师人力资源芯片开发验证平台软硬件芯片团队脱离协调开发生产

[发明专利]一种远程升级方法和装置-CN201610991624.3有效
发明人： 赵世赟 -专利权人：深圳市紫光同创电子有限公司
申请日： 2016-11-10 - 公布日： 2019-09-13 - 主分类号： G06F8/654 文献下载
摘要：本发明提供了一种远程升级方法和装置，应用于FPGA，包括至少一个存储于FLASH中的远程升级数据流，首先载入远程升级数据流，将应用数据流开关程序配置为第一状态，执行应用数据流跳转程序，根据应用数据流跳转程序跳转并载入指定位置的应用数据流，在载入指定位置的应用数据流的过程中，配置应用数据流开关程序为第二状态，若载入应用数据流的过程中出现错误，则再次重新载入远程升级数据流，并顺序载入黄金数据流。通过本发明的实施，有效的避免了由于异常断电等情况导致载入应用数据流中断时载入不完整的应用数据流，而是载入黄金数据流，提高了FPGA应用的可靠性和稳定性。
一种远程升级方法装置

[发明专利]基于串行闪存的现场可编程门阵列自动配置方法及装置-CN201710654322.1在审
发明人： 赵世赟 -专利权人：深圳市紫光同创电子有限公司
申请日： 2017-08-03 - 公布日： 2017-11-28 - 主分类号： G06F9/445 文献下载
摘要：本发明公开了一种基于串行闪存的现场可编程门阵列自动配置方法及装置，属于可编程逻辑器件技术领域，该方法包括将现场可编程门阵列与串行闪存互连，并封装于同一个FPGA芯片中；所述FPGA芯片上电后，现场可编程门阵列从串行闪存自动加载配置数据，通过将现场可编程门阵列FPGA和串行闪存FLASH封装在同一个芯片内，增加了用户使用的方便性，降低了基于FLASH存储的FPGA自动配置方法的系统方案的成本。
基于串行闪存现场可编程门阵列自动配置方法装置

[发明专利]一种芯片接口转换方法及芯片-CN201210208087.2有效
发明人： 赵世赟 -专利权人：深圳市中兴微电子技术有限公司
申请日： 2012-06-21 - 公布日： 2017-03-29 - 主分类号： G06F13/38 文献下载
摘要：本发明提供了一种芯片接口转换方法及芯片，涉及集成电路领域，该方法包括脉冲串通过所述输入管脚输入所述芯片；根据所输入的脉冲串的脉冲数目产生所述芯片的标准接口信号以控制所述芯片进行相应的操作。本发明解决了芯片管脚少、而输入的脉冲串需要使用的管脚数量大于芯片的管脚数量所导致的问题，进而达到了提高芯片的通用性和兼容性的有益效果。
一种芯片接口转换方法

[发明专利]一种FPGA单元及FPGA唤醒方法-CN201610681435.6在审
发明人： 赵世赟 -专利权人：深圳市紫光同创电子有限公司
申请日： 2016-08-17 - 公布日： 2017-01-25 - 主分类号： G06F9/48 文献下载
摘要：本发明公开了一种FPGA单元及FPGA唤醒方法，该FPGA单元，包括接收单元，用于接收用户的唤醒信号；以及FPGA，用于根据所述唤醒信号进行唤醒。本发明用较少的逻辑资源实现了用户控制唤醒功能，用户既能够灵活控制FPGA唤醒，也能够对唤醒时刻进行准确定位，提高了FPGA唤醒的灵活性。
一种 fpga 单元唤醒方法

[发明专利]一种∑-Δ调制器-CN201010238546.2无效
发明人： 赵世赟 -专利权人：中兴通讯股份有限公司
申请日： 2010-07-28 - 公布日： 2012-02-01 - 主分类号： H03M3/00 文献下载
摘要：本发明公开了一种∑-Δ调制器，用以解决现有技术中的单环∑-Δ调制器不具备调节噪声转移函数零点的能力，其有效信号带宽窄，噪声转移函数的截止频率低的问题。本发明所述∑-Δ调制器包括级联的第一级积分器、第二级积分器、第三级积分器、第四级积分器和第五级积分器，其中，每两个相邻的积分器中的前一级积分器的输出信号端与后一级积分器的输入信号端连接，后一级积分器的当前输出反馈信号端与前一级积分器的输入信号端连接，系统输出反馈信号端与每一级积分器的输入信号端连接。具有本发明结构的∑-Δ调制器与传统单环的∑-Δ调制器相比，具有更宽的有效信号带宽和更高的动态范围。
一种调制器

[实用新型]一种L阶N倍抽取数字抽取滤波器-CN201120185270.6有效
发明人： 赵世赟 -专利权人：中兴通讯股份有限公司
申请日： 2011-06-02 - 公布日： 2012-01-11 - 主分类号： H03H17/02 文献下载
摘要：本实用新型公开了一种L阶N倍数字抽取滤波器，包括包括多个交替级联的累加器组和2倍抽取器，其中，L、N和M均为自然数，N＝2M。2倍抽取器的输出信号为其输入信号每隔一个值抽取一个值。L级累加器级联组成累加器组，其中前一级累加器的输出信号端与后一级累加器的输入信号端连接。本实用新型数字抽取滤波器与级联积分梳状抽取滤波器相比，能够在实现级联积分梳状抽取滤波器性能的基础上，解决级联积分梳状抽取滤波器的稳定性问题。
一种抽取数字滤波器

[实用新型]一种数字抽取滤波器-CN201120040009.7有效
发明人： 赵世赟 -专利权人：中兴通讯股份有限公司
申请日： 2011-02-16 - 公布日： 2011-11-30 - 主分类号： H03H17/02 文献下载
摘要：本实用新型公开了一种数字抽取滤波器，包括5级11阶线性相位结构有限冲击响应数字滤波器级联。第1级11阶线性相位结构有限冲击响应数字滤波器输入信号端为输入信号(X)。前一级11阶线性相位结构有限冲击响应数字滤波器输出信号端与后一级11阶线性相位结构有限冲击响应数字滤波器输入信号端连接。具有本实用新型结构的数字抽取滤波器，与半带数字抽取滤波器相比，具有更高集成度和更低功耗。
一种数字抽取滤波器

1
2
下一页»
尾页
共 17 条