“倪天明”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果40个，建议您升级VIP下载更多相关专利

[发明专利]基于反相器的双节点翻转加固的SRAM单元-CN202310932872.0在审
发明人：闫爱斌;项婧;常杨;崔杰;倪天明;黄正峰 -专利权人：安徽大学
申请日： 2023-07-27 - 公布日： 2023-10-17 - 主分类号： G11C11/419 文献下载
摘要：本发明公开了一种基于反相器的双节点翻转加固的SRAM单元，包括单循环存储模块和六个传输管；单循环存储模块由六个二输入反相器组成，包括第一反相器INV1、第二反相器INV2、第三反相器INV3、第四反相器INV4、第五反相器INV5、第六反相器INV6；六个传输管包括第一传输管N7、第二传输管N8、第三传输管N9、第四传输管N10、第五传输管N11、第六传输管N12；第一传输管N7、第二传输管N8、第三传输管N9、第四传输管N10、第五传输管N11、第六传输管N12的栅极均作为SRAM单元读写数据的开关，漏极连接位线控制读写的数据，源极分别连接存储模块的存储节点。本发明使用了六个传输管和环形结构，SRAM单元节省读延迟和写延迟，环形结构产生的正反馈循环使SRAM单元从软错误中恢复。
基于反相器节点翻转加固 sram 单元

[发明专利]一种数据处理方法和相关装置-CN202111277362.1在审
发明人：张肖强;倪天明 -专利权人：腾讯科技（深圳）有限公司;安徽工程大学
申请日： 2021-10-29 - 公布日： 2023-05-05 - 主分类号： H04L9/06 文献下载
摘要：本申请实施例提供了一种数据处理方法及相关装置，方法包括：通过目标密码算法中目标S盒的目标有限域，产生对应于目标有限域的随机不可约多项式；通过目标有限域中各个元素确定线性无关的多个目标元素，以构成目标有限域对应的随机基；利用随机不可约多项式和随机基，产生不同于目标S盒的随机S盒；将随机S盒发送至数据终端，以便后续对待处理数据进行基于目标密码算法的数据处理，将目标S盒更改为随机S盒，得到待处理数据的数据处理结果。该方法相较于演化算法，计算复杂度小，减少计算资源的消耗，降低处理器的计算负载。即使在计算资源受限的基于目标密码算法的数据处理场景下，提高基于目标密码算法的数据处理安全性，保障消息安全。
一种数据处理方法相关装置

[发明专利]一种基于七个C单元的双节点翻转自恢复锁存器-CN202211448884.8在审
发明人：闫爱斌;夏凡;位少杰;申震;崔杰;倪天明;黄正峰 -专利权人：安徽大学
申请日： 2022-11-18 - 公布日： 2023-03-14 - 主分类号： H03K19/003 文献下载
摘要：本发明主要是为了解决现有的自恢复锁存器面积开销大、功耗高、难以实现双节点同时自恢复的问题，公开了一种基于七个C单元的双节点翻转自恢复锁存器，包括双循环结构存储模块和三个传输门，所述双循环结构存储模块由七个二输入C单元和两个反相器组成。本发明具有高可靠性，可容忍任意双节点翻转并且可完全自恢复，提升了锁存器容忍能力；使用较少MOS管，降低了面积开销和功耗开销；输入端与输出端之间只有一个传输门，路径更为高效，降低了传输时延。
一种基于七个单元节点翻转恢复锁存器

[发明专利]芯片测试方法及相关设备-CN202110502163.X在审
发明人： 倪天明;宋钛 -专利权人：腾讯科技（深圳）有限公司;安徽工程大学
申请日： 2021-05-08 - 公布日： 2022-11-08 - 主分类号： G01R31/28 文献下载
摘要：本申请属于计算机技术领域，具体涉及一种芯片测试方法、芯片测试装置、计算机可读介质以及电子设备。该芯片测试方法包括：获取用于对芯片进行质量预测的预测模型；根据采集到的测试数据样本以及所述预测模型对当前测试流程进行流程修改，以生成针对待测芯片的适应性测试流程；根据所述适应性测试流程对所述待测芯片进行质量测试，以得到所述待测芯片的质量测试结果；根据所述待测芯片的质量测试结果更新所述测试数据样本，并根据所述待测芯片的质量测试结果更新所述预测模型。本申请可以减少芯片测试时间，降低芯片测试成本，提高芯片测试效率和测试精度。
芯片测试方法相关设备

[发明专利]一种基于C单元的三节点翻转自恢复锁存器-CN202011112147.1有效
发明人：闫爱斌;钱奎奎;许哲龙;崔杰;倪天明;宋钛;黄正峰 -专利权人：安徽大学
申请日： 2020-10-16 - 公布日： 2022-10-14 - 主分类号： H03K19/017 文献下载
摘要：本发明涉及一种基于C单元的三节点翻转自恢复锁存器，包括矩阵存储模块和八个传输门；所述矩阵存储模块由十六个二输入C单元组成，所述八个传输门包括第一传输门TG1、第二传输门TG2、第三传输门TG3、第四传输门TG4、第五传输门TG5、第六传输门TG6、第七传输门TG7和第八传输门TG8；所述第一传输门TG1、第二传输门TG2、第三传输门TG3、第四传输门TG4的信号输入端均作为锁存器的数据输入端D，所述第四C单元CE4的第一信号输入端作为锁存器的数据输出端。本发明提高了锁存器电路的可靠性；在锁存器输入端和输出端要求具有同向逻辑值的情况下，本发明提供的锁存器未增加面积开销。此外，由于在透明模式下，输入端和输出端仅存在一个传输门，传播延迟大大降低。
一种基于单元节点翻转恢复锁存器

[发明专利]一种单粒子三点翻转加固锁存器-CN202010858338.6有效
发明人：黄正峰;潘尚杰;陈邦溢;鲁迎春;梁华国;倪天明;徐奇;宋钛 -专利权人：合肥工业大学
申请日： 2020-08-24 - 公布日： 2022-10-04 - 主分类号： H03K19/0944 文献下载
摘要：本发明公开了一种单粒子三点翻转加固锁存器，12个交叉耦合单元的环形连接形成共有12个环内节点的锁存环，6个传输门的输入端共同接输入信号，输出端一一对应地与环内相间隔的6个节点相连接；在透明期内，各传输门均打开，输入信号传入6个相应的环内节点，6个相应环内节点的逻辑值分别接入第一三输入C单元和第二三输入C单元；第一三输入C单元和第二三输入C单元的输出节点一一对应地接双输入C单元的两个输入端，以双输入C单元的输出为锁存器输出节点Q；在保持期内6个传输门均关断，数据在锁存环中锁存。本发明能够有效容忍单粒子三点翻转，提升锁存器整体抗软错误能力。
一种粒子翻转加固锁存器

[发明专利]基于环形振荡器结构真随机数发生器的随机数提取方法-CN201810949559.7有效
发明人：梁华国;马高亮;周凯;黄正峰;易茂祥;徐秀敏;鲁迎春;倪天明 -专利权人：合肥工业大学
申请日： 2018-08-20 - 公布日： 2022-09-30 - 主分类号： G06F7/58 文献下载
摘要：本发明提供一种基于环形振荡器结构真随机数发生器的随机数提取方法，通过FPGA内部的低延迟进位链资源实现了高效的随机性提取效率，与已有的方法相比，很大地提高了随机数产生的速度。本发明提出的真随机数发生器设计，对于温度、电压和工艺的变化具有较高的鲁棒性，在不同条件下产生的数据均能通过NIST随机性测试。本发明提出的真随机数发生器设计，在FPGA平台上实现，相对于FPGA上广泛采用的真随机数发生器，本文方法具有较低的资源消耗，为FPGA上相关研究提供了新的参考。
基于环形振荡器结构随机数发生器提取方法

[发明专利]一种高性能低开销的三点翻转自恢复锁存器-CN202010043849.2有效
发明人：黄正峰;李先东;曹迪;鲁迎春;梁华国;倪天明;徐奇;宋钛 -专利权人：合肥工业大学
申请日： 2020-01-15 - 公布日： 2022-09-20 - 主分类号： H03K19/003 文献下载
摘要：本发明公开了一种高性能低开销的三点翻转自恢复锁存器，包括三个反相器、七个结构相同且具有相同时钟信号的三态门、七个结构相同的C单元，以及7个结构相同且具有相同的反相时钟信号的钟控C单元组成，由C单元和钟控C单元连接成环，基于C单元和钟控C单元在两路输入的逻辑值不同时，输出端保持不变的特性，实现锁存器的三点翻转自恢复，使得即使是在较为恶劣的辐射环境下，纳米尺度CMOS锁存器也能免受三点翻转的影响，避免引发软错误，保证电路功能正常。
一种性能开销翻转恢复锁存器

[发明专利]一种基于异构C单元的三点翻转自恢复锁存器-CN202210510268.4在审
发明人：黄正峰;宫周宇;李子帅;倪天明;詹文法;宋钛;鲁迎春;李桢旻;刘光柱 -专利权人：合肥工业大学
申请日： 2022-05-11 - 公布日： 2022-08-12 - 主分类号： H03K19/003 文献下载
摘要：本发明公开了一种基于异构C单元的三点翻转自恢复锁存器，包括信号输入模块、传输模块、矩阵存储模块、内部节点模块、信号输出模块；传输模块包括第一传输门、第二传输门、第三传输门、第四传输门、第五传输门、第六传输门；矩阵存储模块包括第一避错C单元、第一近似C单元、第二避错C单元、第二近似C单元、第三避错C单元、第三近似C单元、第四避错C单元、第四近似C单元、第五避错C单元、第五近似C单元、第六避错C单元、第六近似C单元。本发明提供了一种抗辐射加固锁存器设计，该设计提供完整的单粒子单点、双点、三点翻转自恢复能力，同时本发明减少了由高可靠性设计而带来的锁存器性能、面积、功耗开销。
一种基于单元翻转恢复锁存器

[发明专利]一种基于DICE单元的双工作模式单粒子双点翻转加固锁存器-CN202210568194.X在审
发明人：黄正峰;马东兴;吴文会;詹文法;倪天明;宋钛;鲁迎春;李桢旻;刘光柱 -专利权人：合肥工业大学
申请日： 2022-05-24 - 公布日： 2022-08-12 - 主分类号： H03K19/003 文献下载
摘要：本发明公开了一种基于DICE单元的双工作模式单粒子双点翻转加固锁存器，包括输入电路、工作模式切换电路、锁存电路、输入信号D、输出节点Q，输入信号D分别与输入电路信号输入端、工作模式切换电路信号输入端电信号连接，输入电路信号输出端分别与锁存电路信号输入端、输出节点Q电信号连接，锁存电路信号输入端还与工作模式切换电路信号输出端电信号连接，锁存电路信号输出端与输出节点Q电信号连接。本发明利用工作模式切换电路让两个异构锁存电路分别在自己对应的工作模式下实现锁存功能，发挥两个异构锁存电路各自的优势，扬长避短，从而实现完全容忍单粒子双点翻转。本发明具有高效的容错性能。
一种基于 dice 单元双工模式粒子翻转加固锁存器

[发明专利]永磁同步电机无位置传感器控制方法-CN202110136459.4有效
发明人：高文根;张港;陆华才;倪天明;李鹏飞;何飞帆;陈东;程思锐;裴同 -专利权人：安徽工程大学
申请日： 2021-02-01 - 公布日： 2022-07-26 - 主分类号： H02P21/00 文献下载
摘要：本发明公开了表贴式永磁同步电机无传感器控制方法，包括如下步骤：S1.在表贴式永磁同步电机在α、β坐标下的数学模型下，基于连续光滑且动态可变的函数来构建滑模电流观测器；S2.将定子电流的观测误差Sh＝0作为滑模电流观测器的滑模面，输出滑模面下随时间变化的反电势信号；S3.RLS自适应滤波器对滑模电流观测器的输出反电势预信号滤波，输出反电动势预估值；S4.基于反电动势预估值来预估电机的转速和转子位置。极大的改善了系统高频抖振现象，降低了系统相位延迟的幅度；解决了滑膜观测器无法在永磁同步电机低速运转时，对反电动势信号的提取，以及对电机转速和转子位置估算的难题。
永磁同步电机位置传感器控制方法

[发明专利]基于忆阻器和CMOS晶体管的全加电路、高进位电路及加法器-CN202210374532.6在审
发明人：韩名君;代广珍;赵振宇;宋兴文;吴道华;倪天明 -专利权人：安徽工程大学
申请日： 2022-04-11 - 公布日： 2022-07-12 - 主分类号： G06F7/501 文献下载
摘要：本发明公开的基于忆阻器和CMOS晶体管的加法器，包括：m个全加电路，以及m个高进位电路；其中，第i个全加电路的非门1、非门2及非门3的输出端分别连接第i个高进位电路的两输入或非门1及两输入或非门2、两输入或非门1及两输入或非门3、两输入或非门2及两输入或非门3，第i个高进位电路的输出端COi与第i+1个全加器的非门3输入端连接，第i个全加器的非门3输入端连接第i‑1个高进位电路的输出端COi‑1；将第i位的两个二进制数Ai、Bi从第i个全加电路的非门1、非门2的输入端输入，第1个全加电路的非门3输入端输入0。相比单纯CMOS晶体管加法器，减小了CMOS晶体管数量和芯片面积，提高了稳定性，提高了加法器运算速度，降低了功耗和集成电路面积。
基于忆阻器 cmos 晶体管电路进位加法器

[发明专利]用于半导体集成电路粒子碰撞噪声试验的夹具-CN202111150125.9在审
发明人： 倪天明;杨滔;聂牧;姚亮;卞景昌 -专利权人：安徽工程大学
申请日： 2021-09-29 - 公布日： 2022-04-29 - 主分类号： B25H1/08 文献下载
摘要：本发明涉及集成电路粒子技术领域,且公开了用于半导体集成电路粒子碰撞噪声试验的夹具，其包括底座，所述底座的上方设有操作台，操作台的上方设有试验试样件传送装置和打包箱，操作台的一侧连接有支撑柱，操作台和支撑柱的底端均设有与底座连接的支撑腿，支撑柱的内部开设有容纳槽，支撑柱的一侧顶端设有位于操作台上方的移动杆；通过配合吸附连接机构的设计，实现对试验试样件的吸附，进而提高了试验试样件的夹持稳定性，可以避免试验试样件在打包过程中掉落而缩短试验试样件使用寿命，进而实现对试验试样件保护，同时提高了试验试样件的打包效率，并降低了劳动力投入。
用于半导体集成电路粒子碰撞噪声试验夹具

[发明专利]一种基于循环反馈C单元的三节点翻转自恢复锁存器-CN202111517128.1在审
发明人：闫爱斌;位少杰;李志星;崔杰;周勇;倪天明;黄正峰 -专利权人：安徽大学
申请日： 2021-12-13 - 公布日： 2022-04-12 - 主分类号： H03K3/356 文献下载
摘要：本发明涉及一种基于循环反馈C单元的三节点翻转自恢复锁存器，包括双循环结构存储模块和四个传输门，双循环结构存储模块由十二个二输入C单元组成，包括第一C单元CE1至第十二C单元CE12；所述四个传输门包括第一传输门TG1至第四传输门TG4；四个传输门的信号输入端均作为锁存器的数据输入端D，所述第五C单元CE5的输出端作为锁存器的数据输出端。本发明可靠性高，可容忍任意三节点翻转并且可自恢复；使用较少MOS管，降低了面积和功耗开销，并且提升了锁存器容忍能力，具有更为优越的性能；具有低延迟性，由于透明模式下，输入端与输入端之间只有一个传输门，所以本发明建立了更为高效的路径，因此传输延迟低。
一种基于循环反馈单元节点翻转恢复锁存器

[发明专利]三维集成电路缺陷聚簇容错结构及其聚簇故障容错方法-CN202011218063.6有效
发明人： 倪天明;卞景昌;宋钛;聂牧;张肖强 -专利权人：安徽工程大学
申请日： 2020-11-04 - 公布日： 2022-03-11 - 主分类号： G06F30/33 文献下载
摘要：本发明公开了一种三维集成电路缺陷聚簇容错结构，用于3D‑IC设计的分层的、可靠的和重构的缺陷聚簇感知的架构R2CA。考虑方位、几何和生命周期的抽象层提出TSV缺陷聚簇感知设计。首先，在方位层，与当前先进的使用相邻或远处的冗余TSV进行重布线的架构不同，作者引入了基于最小顶点覆盖的有向重布线方法对缺陷TSV重布线。该重布线过程通过引入TSV分组实现缺陷的分类。组(Bin)号定义为与之相邻的缺陷TSV的总数。有缺陷的TSV通过其相邻的具有最小编号的无缺陷的TSV(最小的组)最小化TSV缺陷聚簇效应完成重布线。该架构可以容错多个缺陷，通过考虑无冗余TSV架构的方位、几何结构和生命周期，解决了TSV缺陷聚簇效应。
三维集成电路缺陷容错结构及其故障方法

1
2
3
下一页»
尾页
共 40 条