“中芯先锋集成电路制造（绍兴）有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果13个，建议您升级VIP下载更多相关专利

[发明专利]衬底处理方法及半导体器件制造方法-CN202310396519.5有效
发明人：赵朝珍 -专利权人： 中芯先锋集成电路制造（绍兴）有限公司
申请日： 2023-04-13 - 公布日： 2023-10-20 - 主分类号： H01L21/762 文献下载
摘要：本发明提供一种衬底处理方法及半导体器件制造方法，能够利用图案化掩膜不同厚度具有不同的透氧率的特性，仅仅只需要一次热氧化工艺且对该热氧化的工艺配方进行精细调整，就可以制造至少三种不同高度的衬底顶面，能够简化制造工艺、缩短制造时间、提高效率、增加制造过程的稳定性、节约成本。
衬底处理方法半导体器件制造

[发明专利]电平位移器、半导体器件及其制备方法-CN202310715382.5在审
发明人：赵亮亮;李勇;孙伟;王聪 -专利权人： 中芯先锋集成电路制造（绍兴）有限公司
申请日： 2023-06-15 - 公布日： 2023-08-04 - 主分类号： H01L29/06 文献下载
摘要：本发明提供了一种电平位移器、半导体器件及其制备方法。该电平位移器中通过在至少一个隔离掺杂区内形成非掺杂区或者反型掺杂区，使得隔离掺杂区内的整体离子量降低，有利于降低隔离掺杂区被横向耗尽的难度，提高电平位移器的整体耐压性能，实现了在提高电平位移器的击穿电压的同时，还能够保证隔离区域的隔离性能，保证了高压侧电路与漏端之间无漏电现象。此外，本发明提供的非掺杂区和反型掺杂区在隔离掺杂区内以连续延伸的方式设置，因此该非掺杂区和反型掺杂区的制备难度低，工艺更易于控制，有利于提高产品合格率，可适用于大批量的生产。
电平位移半导体器件及其制备方法

[发明专利]SRAM及片上系统-CN202310292866.3在审
发明人：赵朝珍 -专利权人： 中芯先锋集成电路制造（绍兴）有限公司
申请日： 2023-03-17 - 公布日： 2023-07-28 - 主分类号： G11C11/411 文献下载
摘要：本发明提供一种SRAM及片上系统，该SRAM在6T SRAM存储单元的两个存取晶体管上分别并联了一个额外的存取晶体管，可以增大读噪声容限SNMR，SRAM的保持噪声容限SNMH、写噪声容限SNMW和读噪声容限SNMR相对更加平衡，因此提高了SRAM的读写能力，且不会增加工艺复杂度。本发明的片上系统，由于采用了本发明的SRAM，性能得以提高。
sram 系统

[实用新型]电迁移测试系统-CN202320777802.8有效
发明人：何金羽 -专利权人： 中芯先锋集成电路制造（绍兴）有限公司
申请日： 2023-04-10 - 公布日： 2023-07-18 - 主分类号： G01R1/36 文献下载
摘要：本实用新型提供了一种电迁移测试系统，包括至少两个待测结构、空气开关和供电电源，各个所述待测结构之间并联连接后与所述空气开关和所述供电电源串联连接。本实用新型的技术方案能够避免导致待测结构和供电电源损毁，且使得成本得到降低。
迁移测试系统

[发明专利]绝缘体上半导体衬底的制造方法及半导体器件的制造方法-CN202310451008.9在审
发明人：赵朝珍 -专利权人： 中芯先锋集成电路制造（绍兴）有限公司
申请日： 2023-04-21 - 公布日： 2023-07-04 - 主分类号： H01L21/762 文献下载
摘要：本发明提供一种绝缘体上半导体衬底的制造方法及半导体器件的制造方法，能够在绝缘体上半导体衬底的制造阶段，改进智能剥离技术中起泡离子注入方式，在晶圆的不同深度形成起泡层，从而在经历晶圆键合、退火和剥离后能直接获得具有不同顶层半导体厚度的绝缘体上半导体衬底，简化制造工艺，提高制造效率，节约成本。
绝缘体上半导体衬底制造方法半导体器件

[发明专利]结型场效应晶体管及其制造方法、芯片-CN202310219500.3有效
发明人：何隽 -专利权人： 中芯先锋集成电路制造（绍兴）有限公司
申请日： 2023-03-09 - 公布日： 2023-06-30 - 主分类号： H01L29/06 文献下载
摘要：本发明提供一种结型场效应晶体管及其制造方法、芯片，在源漏之间形成了环绕第三掺杂区（即沟道）的掺杂区环，由此使得该结型场效应晶体管的夹断电压由所述第三掺杂区在垂直于轴向和半导体衬底厚度方向的径向上的线宽（即掺杂区环在该方向上的内径）决定，由此，在JEFT在该径向上的夹断电压不高于其在半导体衬底厚度方向上的夹断电压的前提下，通过第三掺杂区在该径向上的线宽的可调可控，就能成功实现JFET夹断电压的可调可控，从而利于实现所需的JFET和芯片的性能。进一步地，即使该JFET是现有120V BCD等BCD工艺平台上寄生集成的JFET，显然也能成功实现JFET夹断电压的可调可控。
场效应晶体管及其制造方法芯片

[发明专利]一种LDMOS器件及其制造方法-CN202310120679.7有效
发明人：张涛;陈宗高;王旭 -专利权人： 中芯先锋集成电路制造（绍兴）有限公司
申请日： 2023-02-16 - 公布日： 2023-06-09 - 主分类号： H01L21/336 文献下载
摘要：一种LDMOS器件及其制造方法，所述方法包括：提供半导体衬底，并在所述半导体衬底上形成栅极结构；对所述半导体衬底进行第一掺杂类型的掺杂离子注入，以在所述栅极结构一侧形成间隔排列的多个第一源极掺杂区；形成覆盖所述半导体衬底的层间介电层；刻蚀所述层间介电层和所述半导体衬底，以在每相邻两个所述第一源极掺杂区之间形成第一接触孔，所述第一接触孔的底部位于所述半导体衬底内部；对所述第一接触孔以一定的倾斜角度进行第二掺杂类型的掺杂离子注入，以形成第二源极掺杂区，所述第二源极掺杂区的面积大于所述第一源极掺杂区的面积。本发明的LDMOS器件的制造方法能够使第二源极掺杂区的面积大于第一源极掺杂区的面积，提高LDMOS器件的性能。
一种 ldmos 器件及其制造方法

[发明专利]SOI自热效应的测量结构及测量方法-CN202310380753.9在审
发明人：胡宁宁 -专利权人： 中芯先锋集成电路制造（绍兴）有限公司
申请日： 2023-04-11 - 公布日： 2023-06-06 - 主分类号： G01R31/26 文献下载
摘要：本发明提供一种SOI自热效应的测量结构及测量方法，所述方法包括：断开SOI器件，测量不同温度下电阻的阻值，得到电阻温度系数；导通所述SOI器件，测量室温下所述电阻的阻值；根据室温下所述电阻的阻值与所述电阻温度系数计算所述电阻的温度；根据各位置处的所述电阻的阻值与温度得到温度与位置的关系式。与现有技术中的自热效应的测量方法相比，本发明方法简单，且能够得到器件不同位置处的温度，从而对自热效应的表征更加准确。
soi 热效应测量结构测量方法

[发明专利]一种半导体器件及其制造方法和电子装置-CN202310326758.3在审
发明人：顾学强;李勇;赵亮亮 -专利权人： 中芯先锋集成电路制造（绍兴）有限公司
申请日： 2023-03-28 - 公布日： 2023-06-02 - 主分类号： H01L21/266 文献下载
摘要：本发明提供一种半导体器件及其制造方法和电子装置，制造方法包括提供半导体基底；在半导体基底上形成图案化的第一掩膜层，第一掩膜层的内部开口间隔具有第一宽度；以第一掩膜层为掩膜对半导体基底进行第一离子注入以形成具有第一深度的第一离子注入区；对第一掩膜层进行处理以形成第二掩膜层，第二掩膜层的内部开口间隔具有第二宽度，第二宽度小于第一宽度；以第二掩膜层为掩膜对半导体基底进行第二离子注入以形成具有第二深度的第二离子注入区；去除第二掩膜层；进行热退火推阱处理，以形成位于半导体基底中的埋层。本发明提供在不增加掩膜层数的前提下，提升埋层和基底之间击穿电压，同时保证埋层之间穿通电压的方法。
一种半导体器件及其制造方法电子装置

[发明专利]电迁移测试结构-CN202310166718.7在审
发明人：刘成英 -专利权人： 中芯先锋集成电路制造（绍兴）有限公司
申请日： 2023-02-13 - 公布日： 2023-05-30 - 主分类号： G01R31/58 文献下载
摘要：本发明提供一种电迁移测试结构，在被测结构的一侧设置陪衬结构，在被测结构的另一侧设置空白区域，一方面，陪衬结构可以用于模拟实际电路中相应的互连结构，从而可以利用陪衬结构并通过电迁移测试来评估互连结构的可靠性，另一方面，空白区域可以用于模拟实际电路中互连结构的图形边缘，从而利用空白区域探测工艺问题导致实际电路中图形边缘的互连结构损伤，由此，能更全面地侦测工艺问题导致的电迁移恶化，为工艺改善提供量化的可靠性数据和准确方向。
迁移测试结构

[发明专利]SOI MOS器件及其制作方法-CN202310283811.6在审
发明人：胡宁宁 -专利权人： 中芯先锋集成电路制造（绍兴）有限公司
申请日： 2023-03-20 - 公布日： 2023-05-30 - 主分类号： H01L29/78 文献下载
摘要：本发明提供一种SOI MOS器件及其制作方法，所述器件包括：SOI衬底；位于SOI衬底上的栅极结构；位于栅极结构两侧的SOI衬底内的轻掺杂区；位于轻掺杂区内的源区与漏区，漏区的表面与轻掺杂区的表面相重合，源区的表面小于轻掺杂区的表面，且在源区远离栅极结构的一侧暴露出轻掺杂区的部分表面；以及至少位于暴露出的轻掺杂区的表面上的硅化物。本发明通过硅化物与下方的轻掺杂区形成欧姆接触，释放SOI MOS器件在体区内积累的空穴，从而抑制SOI MOS器件的浮体效应，提高器件可靠性；并且方法简单，不会增加器件的面积，并能够与常规CMOS工艺兼容。
soi mos 器件及其制作方法

[发明专利]电平位移器、半导体器件及其制备方法-CN202310182769.9有效
发明人：赵亮亮;李勇;顾学强 -专利权人： 中芯先锋集成电路制造（绍兴）有限公司
申请日： 2023-03-01 - 公布日： 2023-05-23 - 主分类号： H01L21/762 文献下载
摘要：本发明提供了一种电平位移器、半导体器件及其制备方法。该电平位移器中通过在至少一个隔离掺杂区内设定调整区域，该调整区域可形成有凹槽或者该调整区域还可以是非注入区，使得隔离掺杂区内的整体离子量降低，有利于降低隔离掺杂区被横向耗尽的难度，提高电平位移器的整体耐压性能。此外，本发明提供的半导体器件还能够确保其电平位移器的隔离结构具备较高的耐压，例如可达到20V，满足大于15V的耐压需求，保证了高压侧电路与漏端之间无漏电现象。
电平位移半导体器件及其制备方法

[发明专利]一种物理验证文件的校验方法和校验装置-CN202211627238.8在审
发明人：陈志萍 -专利权人： 中芯先锋集成电路制造（绍兴）有限公司
申请日： 2022-12-16 - 公布日： 2023-04-04 - 主分类号： G06F30/398 文献下载
摘要：一种物理验证文件的校验方法和校验装置，所述方法包括：获取待校验的物理验证文件，所述待校验的物理验证文件包括多个选项；根据预设的自动化校验规格，创建自动化校验程序；所述自动化校验程序确定所述待校验的物理验证文件的所述多个选项之间的逻辑关系；所述自动化校验程序根据所述多个选项之间的逻辑关系，生成多个有效选项组合；所述自动化校验程序自动验证每个所述有效选项组合的语法正确性。本发明的物理验证文件的校验方法和校验装置能够全面覆盖有效选项组合，提升校验物理验证文件的工作效率，提升物理验证文件的质量。
一种物理验证文件校验方法装置

1
共 13 条