[发明专利]一种存储器及其制备方法、存储系统

说明书

本申请公开了一种存储器及其制备方法、存储系统，该存储器包括半导体层，位于半导体层上的第一堆叠结构(包括存储区和非存储区)，贯穿非存储区第一堆叠结构的停止结构，位于第一堆叠结构和停止结构上的第二堆叠结构，以及贯穿第二堆叠结构和停止层的第一沟道结构。由此，在形成第一沟道结构的沟道孔刻蚀工艺中，停止结构相对于所述第一堆叠结构的刻蚀选择比小于1，因此该停止结构可以减慢沟道孔的刻蚀速率，不会使得沟道孔刻蚀太深而对后续工艺或产品良率产生影响，因此停止结构可以改善非存储区沟道孔的刻蚀工艺。

技术领域

本申请总体上涉及电子器件领域，并且更具体的，涉及一种存储器及其制备方法、存储系统。

背景技术

NAND存储器件是具有功耗低、质量轻且性能佳的非易失存储产品，在电子产品中得到了广泛的应用。平面结构的NAND器件已近实际扩展的极限，为了进一步的提高存储容量，降低每比特的存储成本，提出了3D NAND存储器。在3D NAND存储器结构中，采用垂直堆叠多层数据存储单元的方式，实现堆叠式的存储器结构。3D NAND存储器件一般包括起存储功能的存储区和用作其他功能的非存储区。

由于存储区和非存储区中沟道孔的结构差异，导致沟道孔在非存储区的刻蚀工艺难度增加，因此如何改善沟道孔在非存储区的刻蚀工艺是亟待解决的问题。

发明内容

本申请实施例的目的在于提供一种存储器及其制备方法、存储系统，旨在改善非存储区沟道孔的刻蚀工艺。

第一方面，本申请实施例提供一种存储器，包括：

半导体层；

第一堆叠结构，位于所述半导体层上，且包括存储区和非存储区；

停止结构，贯穿所述非存储区的所述第一堆叠结构；

第二堆叠结构，位于所述第一堆叠结构和所述停止结构上；

第一沟道结构，贯穿所述第二堆叠结构和所述停止结构；

其中，所述停止结构相对于所述第一堆叠结构的刻蚀选择比小于1。

进一步，所述停止结构包括介电层，所述介电层包括氧化物。

进一步，所述停止结构还包括：

停止层，所述介电层位于所述停止层和所述第一堆叠结构之间；

其中，所述停止层相对于所述介电层的刻蚀选择比小于1。

进一步，所述停止结构的数量为多个，且多个所述停止结构与多个所述第一沟道结构一一对应。

进一步，所述存储器还包括：

第二沟道结构，贯穿所述第二堆叠结构和所述存储区的所述第一堆叠结构，且所述第一沟道结构的关键尺寸大于所述第二沟道结构的关键尺寸。

进一步，所述存储器还包括：

第三堆叠结构，位于所述第二堆叠结构上，且包括所述存储区和所述非存储区；

第三沟道结构，贯穿所述非存储区的所述第三堆叠结构，且与所述第一沟道结构连接；

第四沟道结构，贯穿所述存储区的所述第三堆叠结构，且与所述第二沟道结构连接。

进一步，所述非存储区包括虚拟区和标记区，所述第一沟道结构位于所述虚拟区，所述停止结构位于所述虚拟区和所述标记区。

进一步，所述存储器还包括：

第一标记结构，贯穿位于所述标记区的所述第二堆叠结构和所述停止结构；

第二标记结构，贯穿所述标记区的所述第三堆叠结构，且所述第二标记结构与所述第一标记结构错位。