[发明专利]一种流水线SRAM及其运算方法在审
申请号: | 202110517429.8 | 申请日: | 2021-05-12 |
公开(公告)号: | CN113140246A | 公开(公告)日: | 2021-07-20 |
发明(设计)人: | 王镇 | 申请(专利权)人: | 南京博芯电子技术有限公司 |
主分类号: | G11C11/415 | 分类号: | G11C11/415;G11C11/416 |
代理公司: | 南京智造力知识产权代理有限公司 32382 | 代理人: | 汪丽红 |
地址: | 210000 江苏省南京市*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 流水线 sram 及其 运算 方法 | ||
一种流水线SRAM及其运算方法,属于专用集成电路设计技术领域。流水线SRAM包括:双字线存储单元、字线控制电路、时钟电路、电容共享型复制位线电路;采用双字线存储单元,解决了SRAM连续读操作时字线重叠引起的时序问题,有效地降低了SRAM读写操作延时。同时,通过电容共享型复制位线电路降低灵敏放大器使能延时变化,提高了电路的抗工艺偏差能力,从而提升了SRAM的性能和能效。流水线SRAM将一次SRAM操作划分为三个步骤进行,因此解决了低电压下SRAM性能恶化的问题。
技术领域
本发明涉及专用集成电路设计技术领域,具体涉及一种流水线SRAM及其运算方法。
背景技术
随着智能手机等消费类电子的快速普及,对高性能低功耗片上系统(System onchip,SoC)的需求持续上升,为了实现高性能和低功耗两大设计目标,低至近阈值区的宽电压SRAM设计逐渐成为业界的研究热点。
作为SoC的重要组成模块,宽电压静态随机存储器(Static Random AccessMemory,SRAM)成为业界的研究热点。SRAM在低电压下的性能严重恶化,无法满足逻辑电路的需求。现有技术中,低电压下SRAM设计的难点包括:(1)局部工艺偏差造成SAE延时变化急剧增加,恶化了SRAM的读性能;(2)位线放电速度缓慢,增加了SRAM的读延时和读功耗。
发明内容
为解决现有技术中存在的不足,本发明的目的在于,提出一种流水线SRAM及其运算方法,改善低电压下SRAM的性能。
本发明采用如下技术方案:
一种流水线SRAM,采用左右对称电路结构,包括两个寄存器、两个地址译码器、两个灵敏放大器、多个数据选择器、多个选择开关电路、一个位线预充电电路;SRAM以外部时钟信号、读写使能信号、片选控制信号、地址输入信号、数据输入信号、中断信号为输入信号,最终输出数据输出信号;其中,寄存器用于寄存地址输入信号和外部时钟信号。
SRAM包括:双字线存储单元阵列模块、第一字线控制模块、第二字线控制模块、第一时序控制模块、第二时序控制模块、电容共享型复制位线模块;
双字线存储单元阵列模块中,每个双字线存储单元以两条分离的字线信号为输入,即第一字线信号和第二字线信号;对于连续的两次读操作,在第一次读操作时,通过第一字线信号控制第一位线信号进行放电;在第二次读操作时,通过第二字线信号控制第二位线信号进行放电;写操作时,第一字线信号和第二字线信号同时开启,输入数据通过第一位线信号和第二位线信号写入到双字线存储单元中;
第一字线控制模块,以正读写信号、第一字线控制信号为输入,以第一字线信号为输出;所述第二字线控制模块,以正读写信号、第二字线控制信号为输入,以第二字线信号为输出;其中,正读写信号是读写使能信号通过寄存器处理后的信号;正读写信号为高电平时流水线SRAM内部正在进行写操作,正读写信号为低电平时流水线SRAM内部正在进行读操作;对于连续的两次读操作,在第一次读操作时,两个地址译码器输出的地址译码结果作为第一字线控制信号,在第二次读操作时,两个地址译码器输出的地址译码结果作为第二字线控制信号;
第一时序控制模块,以片选信号、中断信号、第一写跟踪信号、第一读跟踪信号为输入,以第一复制字线信号、第一字线使能信号、第一字线选择信号为输出;所述第二时序控制模块,以片选信号、中断信号、第二写跟踪信号、第二读跟踪信号为输入,以第二复制字线信号、第二字线使能信号、第二字线选择信号为输出;其中,片选信号是片选控制信号通过寄存器处理后的信号;
电容共享型复制位线模块,以第一复制字线信号、第二复制字线信号、第一字线选择信号、第二字线选择信号、片选信号为输入,以第一读跟踪信号、第二读跟踪信号、第一写跟踪信号、第二写跟踪信号为输出;电容共享型复制位线模块包括写跟踪电路和读跟踪电路,并且两个电路结构完全相同且独立工作;对于连续的两次读操作,第一次读操作时输出第一读跟踪信号,第二次读操作时输出第二读跟踪信号。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于南京博芯电子技术有限公司,未经南京博芯电子技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110517429.8/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 一种高密型非易失存储器-202210379890.6
- 蒋信;刘瑞盛;喻涛;简红 - 普赛微科技(杭州)有限公司
- 2022-04-12 - 2022-11-18 - G11C11/415
- 本申请公开了一种高密型非易失存储器,涉及电子技术领域,特别是一种高密型非易失存储器;本申请的一种高密型非易失存储器包括:若干个存储单元;各个存储单元之间通过互连导线连接,并形成存储单元阵列;存储单元阵列包括若干存储单元矩阵,各存储单元矩阵层层相叠;存储单元包括存取晶体管和磁性隧道结;存取晶体管包括导电沟道、源极、漏极和栅极;导电沟道采用二维半导体材料构成;互连导线包括若干字线、位线和源线;字线用于与栅极连接;位线用于与磁性隧道结的另一端连接;源线用于与源极连接;该结构能够在保证存储器性能的前提下,有效提高存储器的密度,降低成本。
- 内嵌交叉结构的亚阈值P-P-N型10管存储单元-202210498979.4
- 温亮;孟增辉;左开伟;路士兵;卫国华 - 中国人民武装警察部队海警学院
- 2022-05-09 - 2022-10-18 - G11C11/415
- 本发明公开了一种内嵌交叉结构的亚阈值P‑P‑N型10管存储单元,包括一对内嵌交叉结构的交叉耦合P‑P‑N型反相器、两组NMOS传输管、四个存储结点、字线WL、写字线WWL和一对位线,第一P‑P‑N型反相器包括第一PMOS管、第二PMOS管和第一NMOS管,第二P‑P‑N型反相器包括第三PMOS管、第四PMOS管和第二NMOS管,第一组NMOS传输管包括第三NMOS管和第四NMOS管,第二组NMOS传输管包括第五NMOS管和第六NMOS管;优点是能够在亚阈值电压下工作,具有非常高的读、写噪声容限,不容易受到噪声的干扰,不需要额外配备读、写辅助电路,具有较高读、写稳定性。
- 一种流水线SRAM及其运算方法-202110517429.8
- 王镇 - 南京博芯电子技术有限公司
- 2021-05-12 - 2021-07-20 - G11C11/415
- 一种流水线SRAM及其运算方法,属于专用集成电路设计技术领域。流水线SRAM包括:双字线存储单元、字线控制电路、时钟电路、电容共享型复制位线电路;采用双字线存储单元,解决了SRAM连续读操作时字线重叠引起的时序问题,有效地降低了SRAM读写操作延时。同时,通过电容共享型复制位线电路降低灵敏放大器使能延时变化,提高了电路的抗工艺偏差能力,从而提升了SRAM的性能和能效。流水线SRAM将一次SRAM操作划分为三个步骤进行,因此解决了低电压下SRAM性能恶化的问题。
- 专利分类