[发明专利]半导体芯片在审
申请号: | 202110408842.0 | 申请日: | 2021-04-16 |
公开(公告)号: | CN113380806A | 公开(公告)日: | 2021-09-10 |
发明(设计)人: | 杨柏峰;杨世海;林佑明;张志宇;贾汉中 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | H01L27/11507 | 分类号: | H01L27/11507 |
代理公司: | 北京德恒律治知识产权代理有限公司 11409 | 代理人: | 章社杲;李伟 |
地址: | 中国台*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 芯片 | ||
1.一种半导体芯片,包括:
半导体衬底,包括第一晶体管;
互连结构,设置在所述半导体衬底上方并且电连接至所述第一晶体管,所述互连结构包括堆叠的层间介电层、互连布线和嵌入在所述堆叠的层间介电层中的第二晶体管;以及
存储器器件,嵌入在所述堆叠的层间介电层中并且电连接至所述第二晶体管。
2.根据权利要求1所述的半导体芯片,其中,所述第二晶体管嵌入在所述堆叠的层间介电层之中的第一层间介电层中,所述存储器器件嵌入在所述堆叠的层间介电层之中的第二层间介电层中,并且所述第二层间介电层覆盖所述第一层间介电层。
3.根据权利要求1所述的半导体芯片,还包括:介电层,覆盖所述第二层间介电层。
4.根据权利要求3所述的半导体芯片,还包括:缓冲层,覆盖所述介电层,其中,所述互连结构和所述第二晶体管设置在所述缓冲层上。
5.根据权利要求4所述的半导体芯片,其中,所述第二晶体管包括设置在所述缓冲层上的薄膜晶体管。
6.根据权利要求1所述的半导体芯片,其中,所述存储器器件的每个包括第一电极、第二电极以及所述第一电极和所述第二电极之间的存储层。
7.根据权利要求6所述的半导体芯片,其中,所述第二层间电介质包括第一介电子层和覆盖所述第一介电子层的第二介电子层。
8.根据权利要求7所述的半导体芯片,其中,所述互连布线包括第一通孔和第二通孔,所述第一通孔嵌入在所述第一介电子层中并且电连接至所述存储器器件的所述第一电极,所述存储器器件和所述第二通孔嵌入在所述第二介电子层中,并且所述第二通孔电连接至所述存储器器件的所述第二电极。
9.一种半导体芯片,包括:
半导体衬底,包括逻辑电路;
互连结构,设置在所述半导体衬底上并且电连接至所述逻辑电路,所述互连结构包括堆叠的层间介电层和嵌入在所述堆叠的层间介电层中的互连布线;以及
存储器单元阵列,嵌入在所述堆叠的层间介电层中,所述存储器单元阵列包括驱动晶体管和存储器器件,并且所述存储器器件通过所述互连布线电连接至所述驱动晶体管。
10.一种半导体芯片,包括:
半导体衬底,包括鳍式场效应晶体管;
互连结构,设置在所述半导体衬底上并且电连接至所述鳍式场效应晶体管,所述互连结构包括堆叠的层间介电层和嵌入在所述堆叠的层间介电层中的互连布线;以及
存储器单元阵列,包括:
驱动电路,包括嵌入在所述堆叠的层间介电层中的薄膜晶体管;以及
存储器器件,嵌入在所述堆叠的层间介电层中并且通过所述互连布线电连接至所述薄膜晶体管。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110408842.0/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的